[发明专利]存储系统

权利要求书

1.一种存储系统，具备：

多个非易失性存储器；

控制器，其经由多个通道与所述多个非易失性存储器连接，包括分别对应于所述多个通道所配置的多个存储器物理层电路、与所述多个存储器物理层电路对应的校准用的焊盘、和控制所述多个存储器物理层电路的处理器；以及

校准用的单一基准电阻，其经由所述焊盘与所述多个存储器物理层电路连接，

所述多个存储器物理层电路的每一个的基于校准的输出被线或连接，并经由所述焊盘与所述单一基准电阻连接，

所述处理器使用所述单一基准电阻，以分时方式实施对于所述多个存储器物理层电路各自的校准。

2.根据权利要求1所述的存储系统，

所述焊盘为单一焊盘，

所述多个存储器物理层电路的每一个的校准端子在所述控制器的内部线或连接，并经由所述焊盘与所述单一基准电阻连接。

3.根据权利要求1所述的存储系统，

按所述多个存储器物理层电路的所述校准端子分别具备专用的所述焊盘，所述多个存储器物理层电路的每一个的基于校准的输出分别经由所述专用的焊盘，在所述控制器的外部线或连接于焊球而与所述单一基准电阻连接。

4.一种存储系统，具备：

多个非易失性存储器；

控制器，其经由多个通道与所述多个非易失性存储器连接，包括分别对应于所述多个通道所配置的多个存储器物理层电路、与所述多个存储器物理层电路分别对应的多个校准用的焊盘、和控制所述多个存储器物理层电路的处理器；以及

校准用的多个基准电阻，其经由所述多个焊盘分别与所述多个存储器物理层电路连接，

所述多个存储器物理层电路被逻辑划分为多个组，属于所述多个组中的一个组的所述多个存储器物理层电路共享所述多个基准电阻中的一个，属于各自的组的所述存储器物理层电路的每一个的基于校准的输出被线或连接，并经由所述多个焊盘中的一个焊盘与所述多个基准电阻中的一个基准电阻连接，

所述处理器使用按所述组所连接的所述多个基准电阻中的某一个，实施所述存储器物理层电路的校准处理。

5.根据权利要求4所述的存储系统，

所述处理器按所述组，以分时方式实施所述存储器物理层电路的校准处理。

6.根据权利要求4所述的存储系统，

所述处理器仅针对属于所述多个组中的第1组的所述多个存储器物理层电路中的、被设定为代表通道的存储器物理层电路，使用所述多个基准电阻中的某一个实施校准处理，

属于所述第1组的所述多个存储器物理层电路具备以能够供属于所述第1组的所有所述存储器物理层电路的校准结果进行输入的方式所连接的选择器，由所述选择器从所述校准结果中选择被设定为所述代表通道的存储器物理层电路的校准结果。

7.根据权利要求6所述的存储系统，

还具备寄存器，所述寄存器存储有表示所述组内的所述存储器物理层电路中的被设定为代表通道的存储器物理层电路的信息。

8.根据权利要求4至7中任一项所述的存储系统，

还具备开关，相对于所述多个焊盘的每一个，设置有与所述各存储器物理层电路相同数量的开关，

连接于所述存储器物理层电路的所述开关由所述处理器控制为仅使与所述多个焊盘中的一个焊盘对应的所述多个存储器物理层电路中的某一个导通，由此，所述存储器物理层电路被分配到共享所述多个基准电阻中的一个基准电阻的多个组中的某一组，

所述处理器使用按所述组所连接的所述基准电阻中的某一个，以分时方式实施所述各存储器物理层电路的校准处理。

9.根据权利要求4至7中任一项所述的存储系统，

所述各存储器物理层电路的基于校准的输出在所述控制器的内部线或连接，并经由所述焊盘与所述多个基准电阻中的某一个连接。

10.根据权利要求4至7中任一项所述的存储系统，

按所述多个存储器物理层电路的基于所述校准的输出分别具备专用的所述焊盘，所述基于各校准的输出分别经由所述专用的焊盘，在所述控制器的外部线或连接于焊球而与所述多个基准电阻中的某一个连接。