[发明专利]包含接合到支撑管芯的两侧的存储器管芯的三维半导体芯片及其制造方法

说明书

本发明公开了一种支撑管芯，该支撑管芯包括互补金属氧化物半导体(CMOS)器件、电连接到外围电路的第一子集的前支撑管芯接合垫和电连接到外围电路的第二子集的背侧接合结构。包括第一存储器元件三维阵列的第一存储器管芯接合到支撑管芯。第一存储器管芯的第一存储器管芯接合垫接合到前支撑管芯接合垫。包括第二存储器元件三维阵列的第二存储器管芯接合到支撑管芯。第二存储器管芯的第二存储器管芯接合垫接合到背侧接合结构。

相关申请

本申请要求提交于2019年1月23日的美国非临时专利申请序列号16/255,413的优先权权益，该美国非临时专利申请的全部内容以引用的方式并入本文。

技术领域

本公开整体涉及半导体器件领域，并且具体地讲，涉及包含接合到支撑管芯的两侧的存储器管芯的三维存储器芯片及其制造方法。

背景技术

每个单元具有一个位的三维竖直NAND串在T.Endoh等人的标题为“Novel UltraHigh Density Memory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”，IEDM Proc.(2001)33-36的文章中公开。支持电路用于执行竖直NAND串中的存储器单元的写入、读取和擦除操作。通常，互补金属氧化物半导体(CMOS)器件形成在与三维存储器器件相同的衬底上。

发明内容

根据本公开的一个实施方案，提供了一种接合组件，该接合组件包括：支撑管芯，该支撑管芯包括外围电路、电连接到外围电路的第一子集的前支撑管芯接合垫和电连接到外围电路的第二子集的背侧接合结构；第一存储器管芯，该第一存储器管芯包括第一存储器元件三维阵列和接合到前支撑管芯接合垫的第一存储器管芯接合垫；和第二存储器管芯，该第二存储器管芯包括第二存储器元件三维阵列和接合到背侧接合结构的第二存储器管芯接合垫。

根据本公开的另一个实施方案，提供了一种形成接合组件的方法，该方法包括：提供支撑管芯，该支撑管芯包括互补金属氧化物半导体(CMOS)器件和电连接到外围电路的第一子集的前支撑管芯接合垫；将包括第一存储器元件三维阵列的第一存储器管芯接合到支撑管芯，其中第一存储器管芯的第一存储器管芯接合垫接合到前支撑管芯接合垫；形成背侧接合结构，该背侧接合结构通过支撑管芯的半导体衬底电连接到外围电路的第二子集；以及将包括第二存储器元件三维阵列的第二存储器管芯接合到支撑管芯，其中第二存储器管芯的第二存储器管芯接合垫接合到背侧接合结构。

附图说明

图1是根据本公开的实施方案的在形成绝缘层和牺牲材料层的交替堆叠之后的示例性结构的示意性竖直剖面图。

图2A是根据本公开的实施方案的在形成阶梯式平台和后向阶梯式介电材料部分之后的示例性结构的示意性竖直剖面图。

图2B是图2A的示例性结构的俯视图。竖直平面A-A’为图2A的剖面的平面。

图3A是根据本公开的实施方案的在形成存储器开口和支撑开口之后的示例性结构的示意性竖直剖面图。

图3B是图3A的示例性结构的俯视图。竖直平面A-A’为图3A的剖面的平面。

图4A至图4H是根据本公开的实施方案的在存储器堆叠结构、任选的介电核心和漏极区形成于其中期间位于示例性结构内的存储器开口的顺序示意性竖直剖面图。

图5是根据本公开的实施方案的在形成存储器堆叠结构和支撑柱结构之后的示例性结构的示意性竖直剖面图。

图6A是根据本公开的实施方案的在形成背侧沟槽之后的示例性结构的示意性竖直剖面图。

图6B是图6A的示例性结构的局部透视俯视图。竖直平面A-A’为图6A的示意性竖直剖面图的平面。