[发明专利]包括自旋电子谐振器的神经网络

说明书

本发明涉及一种神经网络(100)，该神经网络包括：突触链，各个突触链包括突触，各个突触是自旋电子谐振器，自旋电子谐振器串联，各个自旋电子谐振器具有可调节的谐振频率；和有序的神经元层(102)，各个神经元是以其自身频率振荡的射频振荡器，下层通过互连(104)连接到上层，该互连包括连接到整流电路的突触链的组件，突触链的组件的各个谐振频率对应于下层的射频振荡器的频率。

【技术领域】

本发明涉及一种神经网络。

【背景技术】

互联网和所连接的传感器的发展导致获得大量数据的可能性。这种通常被称为“大数据”的现象意味着使用计算机能够利用所获得的所有数据。这种利用可以用于许多领域，包括自动数据处理、诊断辅助、预测分析、自主车辆、生物信息学或监视。

为了实施这种利用，已知使用作为可以在诸如CPU或GPU的处理器上执行的程序的一部分的自动学习算法。CPU是处理器，首字母缩略词CPU来自术语“Central ProcessingUnit(中央处理单元)”，其字面上意指中央处理单元，而GPU是图形处理器，首字母缩略词GPU来自术语“Graphic Processing Unit(图形处理单元)”，其字面上意指图形处理单元。

在学习实施技术中，形式神经网络、尤其是深度神经网络的使用变得越来越常见，因为这些结构由于其在诸如自动数据分类和模式识别的许多任务中的性能而被认为是非常有前景的。

神经网络在图1中示意性地示出，并且通常由一连串的神经元层组成，各个神经元层从前一层的输出取得其输入。更准确来说，各层包括从前一层的神经元的输出取得其输入的神经元。各层由多个突触连接。突触权重与各个突触有关。这是一个实数，其采用正值和负值。对于各层，神经元的输入是前一层的神经元的输出的加权和，该加权是通过突触权重来进行的。

按照定义，深度神经网络是具有多于三层的神经元并且每层具有大量神经元的网络。

对于CPU或GPU中的实施，出现了冯诺依曼(Von Neumann)漏斗问题(也称为冯诺依曼瓶颈)，因为深度神经网络的实施意味着使用存储器和处理器两者，而后者的元件在空间上是分离的。结果是存储器与处理器之间的通信总线拥塞。

因此，期望开发专用硬件架构，使存储和计算更紧密地结合在一起，以便创建快速、低功率并且适合于实时学习的神经网络。

基于CMOS型技术制作神经网络是已知的。它由首字母缩略词“CMOS”Complementary Metal Oxide Semiconductor(来自“互补金属氧化物半导体”的英文表述的首字母缩略词)来理解。缩写“CMOS”既指生产方法，也指由这种生产方法生产的部件。

基于光学技术的神经网络也已知用作神经网络。

更准确来说，三种架构建议是具体研究的主题：CMOS神经网络和CMOS突触、光学神经网络和光学突触，以及CMOS神经网络和忆阻突触。忆阻突触是使用忆阻器的突触。在电子器件中，忆阻器(memristor)(或忆阻(memristance))是无源电子部件。名称是由两个词(存储器(memory)和电阻器(resistor))形成的混成词。忆阻器高效地存储信息，因为其电阻的值在施加电流时永久地改变。

然而，根据这些技术中的每一种，各个神经元占据几十个侧微米。对于CMOS和光学技术，各个突触也占据几十个侧微米。因此，在例如对应于微芯片的有限表面上，可以被整合的神经元和突触的数量是有限的，这导致神经网络性能的下降。

【发明内容】

因此，需要一种具有改进的性能的神经网络，即，更大数量的神经元和突触的神经网络。