[发明专利]三维NOR存储器阵列的制造方法

说明书

一种制造三维存储器结构的过程包括：(a)在半导体衬底的平坦表面之上提供一个或多个有源层，每个有源层包括(i)具有第一电导率的第一半导体层和第二半导体层；(ii)将第一半导体层和第二半导体层分离的介电层；以及(ii)一个或多个牺牲层，牺牲层的至少一个与第一半导体层相邻；(b)蚀刻有源层以创建多个有源堆叠体和第一组沟槽，每个沟槽分离且暴露相邻的有源堆叠体的侧壁；(c)由硅氧化物填充第一组沟槽；(d)图案化并蚀刻硅氧化物，以创建各自邻接相邻的有源堆叠体的硅氧化物列并暴露有源堆叠体的一个或多个侧壁的部分；(e)通过各向同性蚀刻穿过有源堆叠体的侧壁的暴露的部分，从侧壁的暴露的部分移除牺牲层，以在有源层中创建对应的腔体。

技术领域

本发明涉及非易失性NOR型的存储器串。特别地，本发明涉及用于非易失性NOR型的存储器串的三维阵列的制造过程。

背景技术

在共同未决申请I和II中已经描述了表示一般非易失性存储器单元的阵列的高密度结构。共同未决的申请I和II的存储器阵列被组织为在半导体衬底之上制造的连接的储存晶体管的堆叠体(“有源堆叠体”)。具体而言，共同未决的申请I和II公开了每个有源堆叠体中的半导体层的多个条带(“有源条带”)，每个条带提供被组织为NOR型的存储器串或“NOR存储器串”的储存晶体管。其上构造存储器阵列的半导体衬底包括各种类型的支持电路，诸如电源电路、地址解码器、感测放大器、输入和输出电路、比较器以及控制和其他逻辑电路。

图1a示意性地图示了含有可以使用本发明的方法制造的NOR存储器串的存储器结构100。在该上下文中，NOR存储器串由共享公共源极区域和公共漏极区域的单独且独立可寻址的储存晶体管构成。如在共同未决的申请I和II中所描述，每个存储器串可以沿有源条带的一侧形成，该有源条带包括半导体和导体材料的多层。存储器结构100被组织为m个有源堆叠体，每个有源堆叠体含有n个有源条带，其中m和n可以是任何整数。例如，m可以是1、2、4、8、16、32、64，…，8192或更大。相似地，n可以是1、2、4、8，...，64或更大。

如图1a所示，存储器结构100由有源堆叠体130-(p-1)、130-p、130-(p+1)表示。在每个有源堆叠体中，n个有源条带——标记为101-1、102-1、...、101-n——由隔离层106彼此之间分离且电隔离。隔离层106可以是例如氮化硅。每个有源堆叠体在外部由层电荷储存材料121覆盖，该层电荷储存材料121可以由例如氧化物-氮化物-氧化物(“ONO”)三层提供，如本领域普通技术人员已知的那样。在有源堆叠体之间的空间中提供由电荷储存材料121与有源条带分离的多个导电列(未示出)。这些导电列提供栅极电极，该栅极电极用于在读取、写入和擦除操作期间在相邻的有源堆叠体的任一侧上选择和操作沿有源条带形成的储存晶体管。在下面的详细描述中，为了简化详细描述并且为了参考方便，将实质上垂直于半导体衬底的表面的方向(“垂直”)标记为z，沿每个有源条带的长度的方向标记为y，以及沿每个有源条带的宽度方向标记为x。x和y方向也被称为“水平”。可以在存储器结构100上方或下方形成一个或多个互连层(“全局互连层”)以提供导体，以将储存结构100的NOR存储器串中的储存晶体管的端子互连到半导体衬底中的电路。

典型地，每个有源堆叠体中的一个或多个部分108专用于形成“阶梯”或“反向阶梯”结构，其允许每个有源条带中的半导体或导体材料层中的一个或多个(例如，在有源条带中提供公共漏极区域或“位线”的半导体层)穿过通孔(和埋入式接触件)中的导体从全局互连层进行电存取。在图1a中，在每个有源堆叠体的前面和背面提供部分108(“阶梯部分”)。在一个或多个阶梯部分的外部的每个有源堆叠体中有源条带的一个或多个部分(“一个或多个阵列部分”)中形成储存晶体管。在图1a中，在阶梯部分108之间提供阵列部分109。