[实用新型]一种低动态失配的高速预放大锁存比较器

说明书

本实用新型公开了一种低动态失配的高速预放大锁存比较器，包括：前置预放大器，用于对输入的差分信号进行放大；锁存器，用于对放大的差分信号进行比较；前置预放大器包括差分输入对和有源负载，有源负载采用包括负载管对、负载电容对和负载电阻对的有源电感负载，用于补偿高频输入信号的增益和相位；锁存器包括经由耦合电容进行交叉耦合的第一放大单元和第二放大单元；第一放大单元和第二放大单元之间连接有复位管。本实用新型提供的高速预放大锁存比较器在没有增加额外功耗的同时，可以有效地降低由于采样路径不同引起的动态失配。此外，锁存器中交叉耦合电容的引入可以减小比较器的静态失调以及提高锁存器的速度。

技术领域

本实用新型涉及集成电路，具体涉及一种低动态失配的高速预放大锁存比较器。

背景技术

比较器将输入模拟信号转化为数字信号，广泛运用于模数转换器(Analog-to-Digital Converter,ADC)等电路中。其中预放大锁存比较器由于其前置预放大器能够放大输入模拟信号、隔离数字输出对输入信号影响以及锁存器的快速比较锁存等特性而被经常采用。随着数字通信的飞速发展，实际应用中对模数转换器的速度、精度以及功耗要求不断提高。在众多ADC架构中，无采样保持电路的流水线ADC架构由于同时具备高速与高精度的优势，并且由于没有采样保持电路可以节省很多功耗和面积而被广泛采用。

在无采样保持电路的高速高精度的流水线ADC中，第一级子电路乘法数模转换器(Multiplying Digital-to-Analog Converter,MDAC)与采用全并行(Flash)ADC的子ADC(sub-ADC)分别对输入信号采样，当输入高频信号时由于前面没有采样保持电路，两路的采样带宽及动态失配对ADC的性能影响较大，其中动态失配即MDAC与Flash ADC比较器中的锁存器在时钟采样相位结束时刻由于采样路径不同所产生的采样信号相位偏差。尽管双开关电容采样的预放大锁存比较器可以较好的满足动态失配要求，但是采样之后的电荷重分配占用MDAC的建立时间，在较高速的ADC中较难满足性能要求。此外，理论上足够高带宽的前置预放大器也可以解决动态失配的问题，但在较高速的ADC中实现难度较大而且会消耗额外的功耗。

实用新型内容

实用新型目的：本申请提供了一种低动态失配的高速预放大锁存比较器，用于解决现有ADC中由于采样路径不同引起的动态失配问题。

技术方案：本实用新型提供了一种低动态失配的高速预放大锁存比较器，包括：前置预放大器，用于对输入的差分信号进行放大；锁存器，与前置预放大器的输出相连，用于对放大的差分信号进行比较。

前置预放大器包括差分输入对和有源负载，有源负载采用包括负载管对、负载电容对和负载电阻对的有源电感负载，用于补偿高频输入信号的增益和相位；锁存器包括经由耦合电容进行交叉耦合的第一放大单元和第二放大单元；第一放大单元和第二放大单元之间连接有复位管。

进一步地，差分输入对包括第一NMOS管(MN1)和第二NMOS管(MN2)，第一NMOS管(MN1)和第二NMOS管(MN2)的栅极分别接收差分输入信号，源极接偏置电流。

进一步地，前置预放大器还包括偏置电流源，包括第三NMOS管(MN3)，其栅极接偏置电压，源极接地，漏极接第一NMOS管(MN1)和第二NMOS管(MN2)的源极，用于为差分输入对提供偏置电流。

进一步地，负载管对包括第一PMOS管(MP1)和第二PMOS管(MP2)，其源极共同连接至电源(VDD)，漏极分别连接至第一NMOS管的漏极和第二NMOS管的漏极；

负载电容对包括第一负载电容(C1)和第二负载电容(C2)；第一负载电容(C1)两极板分别连接第一PMOS管的栅极和源极，第二负载电容(C2)两极板分别第二PMOS管的栅极和源极；