[实用新型]半导体器件及其电接触结构

说明书

本实用新型提供了一种半导体器件及其电接触结构，通过使得形成在所述核心元件区的边界处的至少两个接触插塞的顶部相联在一起，来在核心元件区的边界处形成顶部横截面积较大的组合接触结构，由此，为后续在核心元件区的边界处的接触结构上方形成电学结构的工艺提供足够的工艺余量，使得该边界处的所述电学结构的尺寸增大，降低接触阻抗，且通过该边界处尺寸增大的所述电学结构的，缓冲核心元件区和周边电路区之间的电路图案的密度差异，改善光学邻近效应，保证核心元件区边界以内的接触插塞上方的电学结构的一致性，并防止所述边界处的接触插塞上方的电学结构出现坍塌，提高器件性能。

技术领域

本实用新型涉及半导体技术领域，特别涉及一种半导体器件及其电接触结构。

背景技术

已使用各种技术，在半导体衬底或晶片的有限面积中集成更多电路图案。由于电路图案间距的不同，集成电路一般分为器件密集区(Dense)、器件稀疏区(ISO)及器件孤立区，器件密集区是器件密度较高(即器件比较密集)的区域，器件稀疏区是器件密度较低(即器件比较稀疏)的区域，器件孤立区是相对稀疏区和密集区单独设置的区域。随着半导体器件的临界尺寸不断减小，电路图案的密度和/或器件高度也不断增加，受到曝光机台(optical exposure too1)的分辨率极限以及器件密集区和器件稀疏区之间的密度差异效应(即电路图案的密集/稀疏效应)的影响，在执行光刻工艺和/或蚀刻工艺时的困难也会增大很多(例如，工艺余量减小)，进而导致制造出来的半导体器件的性能受到影响。

例如，在动态随机存取存储(dynamic random access memory，以下简称为DRAM)装置的情况中，数目庞大的存储单元(memory cell)聚集形成一阵列存储区，而阵列存储区的旁边存在有周边电路区，周边电路区内包含有其他晶体管元件以及接触结构等，阵列存储区作为DRAM的器件密集区，用来存储数据，周边电路区作为DRAM的器件稀疏区，用于提供阵列存储区所需的输入输出信号等。其中，阵列存储区中的每一存储单元可由一金属氧化半导体(metal oxide semiconductor，MOS)晶体管与一电容(capacitor)结构串联组成。其中，电容位于阵列存储区内，其中，所述电容堆叠在位线上方并电耦接至所述电容器对应的存储节点接触部，所述存储节点接触部电耦接至其下的有源区。随着半导体技术的不断发展，器件的临界尺寸不断减小，DRAM装置的存储单元之间的间隙变得更窄，当通过自对准接触(Self Aligned Contact，SAC)工艺形成存储节点接触部时，受到曝光机台(opticalexposure too1)的分辨率极限以及器件密集区和器件稀疏区之间的密度差异效应的影响，阵列存储区内部形成的接触孔不一致，器件密集区边界的接触孔产生异常，进而导致上方形成的电容器与接触孔中的接触插塞接触面积减小、接触阻抗的增加，有可能造成一些存储位因接触插塞的断路或短路问题而失效，以及，阵列存储区边界处的电容器坍塌的问题，这些问题影响和限制了DRAM性能的提高。

实用新型内容

本实用新型的目的在于提供一种半导体器件及其电接触结构，以解决现有的动态随机存取存储器等半导体器件中因光学邻近效应以及电路图案的密集/稀疏效应而导致核心元件区内部的接触插塞上接的电学结构不一致以及核心元件区边界的接触插塞上接的电学结构异常的问题。

为解决上述技术问题，本实用新型提供一种半导体器件的电接触结构，所述电接触结构包括：

多个接触插塞，形成于所述半导体器件的核心元件区的核心元件的上方，且各个所接触插塞的底部与相应的核心元件的有源区接触，

其中，形成在所述核心元件区的边界处的至少两个接触插塞的顶部相联在一起，且所述顶部相联在一起的接触插塞中包括边界处最外侧的接触插塞。

基于同一实用新型构思，本实用新型还提供一种半导体器件，包括：

半导体衬底，所述半导体衬底具有核心元件区，所述核心元件区中形成有多个核心元件；