[实用新型]一种集成高性能的LDMOS结构

说明书

本实用新型公开了一种集成高性能的LDMOS结构，涉及半导体技术领域，该高性能的LDMOS结构在漂移区内引入了变掺杂的P型补偿注入区，P型补偿注入区的尺寸沿着P型阱区至N型阱区的方向依次减小，且P型补偿注入区靠近P型阱区的一侧不超出所在侧的场氧化层的鸟嘴结构，可以显著降低场氧化层下方靠近P型阱区一侧的N型外延层的浓度，使得此区域更容易耗尽，而且不会对沟道造成影响，同时P型补偿注入区为间隔结构，两组P型补偿注入区之间的区域仍然为传统的漂移区，引入的P型补偿注入区不会影响到器件的导通电阻，相同源漏反偏电压下的耗尽区面积更大，从而可以获得更好的击穿电压。

技术领域

本实用新型涉及半导体技术领域，尤其是一种集成高性能的LDMOS结构。

背景技术

LDMOS(横向扩散金属氧化物半导体)是高压功率集成电路中的常用器件，在高压功率集成电路中常采用高压LDMOS满足耐高压、实现功率控制等方面的要求。为了增加击穿电压，在LDMOS的有源区和漏区之间有一个漂移区，LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，因此，当LDMOS接高压时，漂移区由于是高阻，能够承受更高的电压。对LDMOS而言，衬底的掺杂浓度、漂移区的结深、浓度以及长度是其最重要的特性参数。可以通过增加漂移区的长度、降低漂移区的浓度来提高击穿电压，但是这会增加芯片面积和导通电阻。高压LDMOS器件耐压和导通电阻取决于衬底的浓度、漂移区浓度和长度的折中选择。因为耐压和导通阻抗对于漂移区的浓度和厚度的要求是矛盾的。高的击穿电压要求轻掺杂淡的长的漂移区，而低的导通电阻则要求更浓更短的漂移区。

如图1所示的目前一种常规的LDMOS结构，掺杂浓度较淡的N-EPI为LDMOS的漏端漂移区，为达到最佳的源漏耐压，必须保证在器件击穿的时候，整个N-EPI漂移区被完全耗尽，并且在整个耗尽区内，电场尽可能均匀分布。而为了保证N-EPI被完全耗尽，通常N-EPI的N型杂质浓度会设计的非常淡，这也将导致器件的导通电阻增大，器件的电流驱动能力变弱。而一旦将N-EPI的浓度加大的时候，在器件击穿之时，N-EPI的表面将不能完全耗尽，击穿时，它的耗尽曲线如图中虚线所示，耗尽区虚线顺着FOX场氧化层下方起在N-EPI漂移区内延伸，而P型掺杂端的耗尽线则顺着P-Body及P-Bury的边界延伸，在P-Sub下方展开。N-EPI耗尽线可看做一个电容的上极板，外加高压，而P型杂质内部的耗尽线可以看做该电容的下极板，电位为0，两条耗尽线之间的间距决定了他们之间的电场。可以看出，因N-EPI内部的耗尽线没有展开，P-Body到左侧FOX场氧化层鸟嘴尖端之间的电场最大，此处最容易提前击穿。

请参考图2所示的另一种LDMOS结构，其通过P-Bury埋层的从左侧向右侧延伸，增加左侧P型杂质浓度，使得P-Bury上方的N型杂质变少，而P型杂质变多，从而可以达到电荷平衡，加快左侧N-EPI区域耗尽。但是由于P-Bury相对P-sub更浓，不容易全部耗尽，从而使得耗尽层不能向下延展，并且由于FOX场氧化层下方的N型杂质浓度略高，靠近FOX场氧化层位置的N-EPI区域也不容易耗尽，看做电容上极板的N-EPI耗尽线和看做电容下极板的P型杂质内部的耗尽线所构成的电容极板间距很小，不能完全展开，从而使得耗尽层之间的电场强度很大，器件提前击穿。虽然相较于第一种结构可以提升一定的耐压，但依然没有做到最优化。

实用新型内容

本发明人针对上述问题及技术需求，提出了一种集成高性能的LDMOS结构，本实用新型的技术方案如下：