[实用新型]一种耐高压屏蔽栅功率MOSFET芯片

说明书

本实用新型涉及一种耐高压屏蔽栅功率MOSFET芯片，包括N+衬底、N‑型基区、P型基区，N+集电区，源极电极、二氧化硅绝缘层、漏极电极，屏蔽栅设置在两个P型基区之间深入N‑型基区内部，上述屏蔽栅覆盖沟槽薄氧，上述沟槽薄氧内部设置有栅极多晶硅、连栅极多晶硅；在两个P型基区的外侧各有一个贯穿二氧化硅绝缘层抵达P型基区表面的源极电极凸起，上述源极电极凸起下方垂直设置贯穿P型基区抵达N‑型基区内部的连源极多晶硅，上述连源极多晶硅覆盖有沟槽厚氧；上述沟槽厚氧、沟槽薄氧底部设置P+型基区。有益效果是可以提高器件击穿电压、降低器件导通电阻。

【技术领域】

本实用新型涉及半导体技术领域，具体涉及一种耐高压屏蔽栅功率MOSFET芯片。

【背景技术】

功率MOS场效应晶体管，即MOSFET，其原意是：MOS(Metal Oxide Semiconductor金属氧化物半导体)，FET(Field Effect Transistor场效应晶体管)，即以金属层(M)的栅极隔着氧化层(O)利用电场的效应来控制半导体(S)的场效应晶体管。VDMOSFET(高压功率MOSFET)可以通过减薄漏端漂移区的厚度来减小导通电阻，然而，减薄漏端漂移区的厚度就会降低器件的击穿电压，因此在VDMOSFET中，提高器件的击穿电压和减小器件的导通电阻相互矛盾。屏蔽栅MOSFET结构具有导通损耗低、栅极电荷低、开关速度快、器件发热小以及能效高的优点，产品可广泛用于个人电脑、笔记本电脑、上网本或手机、照明(高压气体放电灯)产品以及电视机(液晶或等离子电视机)和游戏机等高端消费电子产品的电源或适配器。

【实用新型内容】

本实用新型的目的是，提供一种提高器件击穿电压、降低器件导通电阻的耐高压屏蔽栅功率MOSFET芯片。

为实现上述目的，本实用新型采取的技术方案是一种耐高压屏蔽栅功率MOSFET芯片，包括底层的N+衬底，在N+衬底上方设有N-型基区，在N-型基区上方嵌入有两个P型基区，在每个P型基区上方嵌入有两个N+集电区，源极电极设置在P型基区上并连通P型基区上两个N+集电区，在连接源极电极之外的P型基区表面、N-型基区表面覆盖有二氧化硅绝缘层，漏极电极和N+衬底连接，屏蔽栅设置在两个P型基区之间深入N-型基区内部，上述屏蔽栅覆盖沟槽薄氧，上述沟槽薄氧内部设置有栅极多晶硅、连栅极多晶硅；在两个P型基区的外侧各有一个贯穿二氧化硅绝缘层抵达P型基区表面的源极电极凸起，上述源极电极凸起下方垂直设置贯穿P型基区抵达N-型基区内部的连源极多晶硅，上述连源极多晶硅覆盖有沟槽厚氧；上述沟槽厚氧、沟槽薄氧底部设置P+型基区。

优选地，在上述P+型基区和P型基区之间的屏蔽栅周围设置N-型浮空层。

优选地，上述N-型浮空层采用掺杂浓度较高的N型材料。

本实用新型一种耐高压屏蔽栅功率MOSFET芯片有以下有益效果：采用在沟槽内引入了两个垂直的多晶场板，这不仅使得器件在漂移区内引入了两个新的电场峰值，增大了器件的击穿电压(BV)，而且使得器件垂直多晶场板周围形成了一层浓度更大的积累层，降低了导通电阻。

【附图说明】

图1是一种耐高压屏蔽栅功率MOSFET芯片结构图。

图2是一种耐高压屏蔽栅功率MOSFET芯片载流子存储层能带示意图。

附图中涉及的附图标记和组成部分如下所示：1、N+衬底，2、N-型基区，3、P型基区，4、N+集电区，5、P+型基区，6、N-型浮空层，7、沟槽厚氧，8、沟槽薄氧，9、栅极多晶硅，10、连源极多晶硅，11、源极电极，12、漏极电极，13、连栅极多晶硅，14、屏蔽栅，15、二氧化硅绝缘层。

【具体实施方式】

下面结合实施例并参照附图对本实用新型作进一步描述。

实施例