[实用新型]三维存储结构

说明书

本实用新型提供了一种三维存储结构。该三维存储结构中堆叠结构的至少一侧具有台阶区域，台阶区域远离衬底的一侧覆盖有介质层，且上述三维存储结构还包括多个伪沟道孔和多个接触孔，由于上述三维存储结构中对伪沟道孔在台阶区域中的面积占比进行优化，相比于现有技术，提高了伪沟道孔在台阶区域中的密度，从而在伪沟道孔的形成工艺中刻蚀材料在伪沟道孔中的堆积，进而减少或避免了刻蚀不足的问题的产生；同时，通过对伪沟道孔的中心与接触孔的中心之间距离进行优化，相比于现有技术，保证了相邻伪沟道孔之间的有效面积，从而保证了接触孔能够具有足够的工艺窗口，避免了衬底与接触孔的接触电阻的提高，进而提高了三维存储结构的性能。

技术领域

本实用新型涉及半导体技术领域，具体而言，涉及一种三维存储结构。

背景技术

现有技术中，闪存(Flash Memory)存储器的主要功能是在不加电的情况下能长期保持存储的信息，具有集成度高、存取速度快、易于擦除和重写等优点，因而在电子产品中得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，进一步提出了三维的闪存存储器(3D NAND)。

在3D NAND闪存结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构。3D NAND闪存结构中的堆叠结构通常包括核心阵列区域和台阶区域，台阶区域中同时分布有伪沟道孔和接触孔。然而，在现有3D NAND闪存结构的形成工艺中，易出现台阶区域中的伪沟道孔刻蚀不足(under etch)的问题，从而影响最终形成的3D NAND的闪存结构的性能。

实用新型内容

本实用新型的主要目的在于提供一种三维存储结构，以解决现有技术中台阶区域中的伪沟道孔刻蚀不足的问题。

为了实现上述目的，根据本实用新型的一个方面，提供了一种三维存储结构，包括衬底、堆叠结构和介质层，堆叠结构位于衬底上，堆叠结构包括沿远离衬底的方向层叠的多个堆叠单元，且堆叠结构的至少一端具有台阶区域，介质层覆盖于台阶区域远离衬底的一侧，三维存储结构还包括：

多个伪沟道孔，位于介质层和台阶区域中并贯穿至衬底；

伪沟道材料层，位于各伪沟道孔中；

多个接触孔，位于介质层和台阶区域中并贯穿至堆叠单元，各接触孔与各堆叠单元一一对应设置，且各接触孔与各伪沟道孔在衬底上的投影不重叠；

电连接层，位于各接触孔中；

其中，定义伪沟道孔在衬底的投影面积之和为S₁，定义台阶区域在衬底的投影面积为S₂，S₁：S₂＝(1/4～3/5)：1，且定义各伪沟道孔与各接触孔之间的最短距离为L_min，L_min≥30nm。

进一步地，定义伪沟道孔的中心与接触孔的中心之间距离为L₁，定义伪沟道孔的最大尺寸为L₂，定义接触孔的最大尺寸为L₃，L₁－L₂/2－L₃/2≥30nm。

进一步地，伪沟道孔呈矩阵排列，矩阵包括多个重复单元，各重复单元包括多个伪沟道孔，且各重复单元中的伪沟道孔沿第一方向分布且位于接触孔的两侧。

进一步地，在第一方向上，各重复单元具有至少三个位于接触孔同一侧的伪沟道孔。

进一步地，在第一方向上相邻的两个重复单元具有至少一个共用的伪沟道孔，定义为共用伪沟道孔，共用伪沟道孔位于预定线段上，预定线段为在第一方向上相邻的两个接触孔的中心连线。