[实用新型]SOI开关阵列结构

说明书

本实用新型提供一种SOI开关阵列结构，所述SOI开关阵列结构包括：SOI衬底，包括硅衬底、绝缘层以及顶硅层；开关阵列，包括形成在所述顶硅层上的呈阵列排布的多个开关晶体管；深槽隔离结构，位于任意相邻的两开关晶体管之间，以将所述开关阵列中的各个开关晶体管独立隔离，所述深槽隔离结构包括贯穿所述顶硅层的深沟槽以及填充于所述深沟槽内的隔离材料层。本实用新型可以用于多个小型的电机驱动或者多路功率输出控制，具有驱动电压低，静态功耗低，驱动效率高等优点。本实用新型采用单芯片就可以替换市场上的多个分立功率MOS的作为输出的方案。

技术领域

本实用新型涉及一种芯片开关阵列，特别是涉及一种SOI开关阵列结构，尤其是涉及一种使用单芯片控制多条输入线或者输出线中的一路导通或断开的开关阵列。

背景技术

作为能够选择多条输入线和多条输出线中的某一路的导通,断开控制的开关阵列。传统的开关阵列采用分立的继电器或者达林顿管。这些设计存在体积很大，驱动功率不足，无法满足设备小型化的需求。开关阵列也可以改用分立的MOSFET元器件，然后通过不同的布线连接，但是集成度还是低，在对体积有要求的小型家电上并不适用。

普通的开关阵列设计方式一般是用分离器件或者采用复杂布线方式形成多路的电源供电，这些设计占用面积大，芯片电路设计复杂，不利于电路板上的继承整合。

目前的阵列技术大多采用电路设计隔离或者复杂布线，无法用于多路大功率负载输出，特别是多路的感性负载电路，感性负载管段后的持续电流对目前的阵列技术是很大冲击。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种SOI开关阵列结构，用于解决现有技术中开关阵列采用电路设计隔离或者复杂布线，无法用于多路大功率负载输出的问题。

为实现上述目的及其他相关目的，本实用新型提供一种SOI开关阵列结构，所述SOI开关阵列结构包括：SOI衬底，包括硅衬底、绝缘层以及顶硅层；开关阵列，包括形成在所述顶硅层上的呈阵列排布的多个开关晶体管；深槽隔离结构，位于任意相邻的两开关晶体管之间，以将所述开关阵列中的各个开关晶体管独立隔离，所述深槽隔离结构包括贯穿所述顶硅层的深沟槽以及填充于所述深沟槽内的隔离材料层。

可选地，任一所述开关晶体管的栅极、源极及漏极均分别通过打线引出。

可选地，所述深槽隔离结构的宽度介于2微米～5微米之间。

可选地，所述绝缘层的厚度介于0.5微米～2微米之间。

可选地，所述顶硅层为P型掺杂，其厚度介于3微米～10微米之间。

可选地，所述开关晶体管包括：P型体区，形成于所述顶硅层中；N型漂移区，形成于所述顶硅层中，其一侧并与所述P型体区横向连接；N型源区，形成于所述N型体区中；P 型重掺杂接触区，形成于所述P型体区中；N型漏区，形成于所述N型漂移区中；场氧化层，形成于所述N型超结体区中；栅氧化层，横跨于所述N型源区及所述N型漂移区之间；栅极层，形成于所述栅氧化层上。

可选地，所述开关晶体管还包括场氧化层，形成于所述N型漂移区中，所述栅氧化层还横跨于所述场氧化层上以与所述场氧化层具有交叠区域。

进一步地，所述交叠区域的宽度介于所述场氧化层宽度的1/4～3/4之间。

可选地，所述栅氧化层的厚度介于100埃～200埃之间，所述栅极层为N型多晶硅层，所述N型多晶硅层的厚度介于2000埃～3000埃之间。

可选地，所述SOI开关阵列结构的工作电压介于20V～200V之间，驱动电流介于50mA～3A 之间。

如上所述，本实用新型的SOI开关阵列结构，具有以下有益效果：