[发明专利]一种构槽式功率晶体管GD端夹止结构及其制备方法

说明书

本发明提供了一种构槽式功率晶体管GD端夹止结构及其制备方法，包括N掺杂区6或P掺杂区5或P井区7；所述N掺杂区6和所述P掺杂区5在沟槽内的所述多晶硅（Poly‑Si）层8中相间排列，即一个所述N掺杂区6挨着一个所述P掺杂区5再挨着一个N掺杂区6，以此类推；所述N掺杂区6或P掺杂区5或P井区7在硅衬底外延片1里面，本发明提供一个新的结构，和其它结构相比，可达到节省工艺流程与成本的目的，另一方面本发明使得器件电流与路径阻值的乘积不易大于内建寄生的晶体管的Vbe电压让三极管导通，因而容易维持原本雪崩崩溃(UIS)的能力及降低snapback发生的机率，本发明所以能完成中高电压的产品，却又不失过保护的能力，大大提升产品的应用范围。

技术领域

本发明涉及电子元器件、半导体、集成电路，尤其涉及一种构槽式功率晶体管GD端夹止结构及其制备方法。

背景技术

功率金属氧化物半导体场效晶体管Power MOSFET (Metal-Oxide-SemiconductorField-Effect-Transistor)其结构可区分为沟槽(trench)结构及平面(planar)结构，其中沟槽结构因为元胞尺寸(Cell Pitch)较小，可得到较佳的阻值，因而被广泛应用在电压200V以下，而200V以上因阻值与元胞尺寸的关链性较低，多用平面结构来完成。

近年来因其科技发展越来越快速，功率金属氧化物半导体场效晶体管PowerMOSFET (Metal-Oxide-Semiconductor Field-Effect-Transistor)的过保护的功能也就相对的重要。

发明内容

本发明提供一个新的汲极和源极端的过保护结构，其电路图如图1，其结构同时也能增加其组件的雪崩崩溃(UIS)能力。

本发明解决其技术问题所采用的技术方案是：一种构槽式功率晶体管GD端夹止结构，包括：一硅衬底外延片1；一闸极氧化层，是成长在所述已蚀刻的硅衬底外延片1上；一多晶硅（Poly-Si）层8，是沈积在所述蚀刻的沟槽内；

包括N掺杂区6或P掺杂区5或P井区7；所述P掺杂区5以离子布值及加热扩散方式来形成；所述N掺杂区6是以采用高能量、高剂量的离子布值形成；所述N掺杂区6和所述P掺杂区5在沟槽内的所述多晶硅（Poly-Si）层8中相间排列，即一个所述N掺杂区6挨着一个所述P掺杂区5再挨着一个N掺杂区6，以此类推；所述N掺杂区6或P掺杂区5或P井区7在硅衬底外延片1里面；一介电层(ILD)4，位于硅衬底外延片1上方；一源极金属层2，连接其多晶硅内外围的一侧N掺杂区6；一闸极金属层3，连接其多晶硅内外围的另一侧N掺杂区6。

进一步地，所述N掺杂区6与所述P掺杂区5各自的长度、深度、数量及浓度依所需特性要求不同。

进一步地，所述构槽式功率晶体管GD端夹止结构同样的设计方式可用于闸极（gate）或源极（source）二端，所述构槽式功率晶体管GD端夹止结构和其他将多晶硅（Poly-Si）做于表面上不同，所述构槽式功率晶体管GD端夹止结构只需利用一般的沟槽制程，将其制作在所需的多晶硅（Poly-Si）沟槽内，称为多重基纳二极管。

本发明还提供了一种构槽式功率晶体管GD端夹止结构的制备方法，包括如下步骤：

S1：在硅衬底外延片1上完成基本的蚀刻制程并生长所述闸极氧化层；

S2：沉积所述多晶硅（Poly-Si）层8；

S3：用第一道光罩(AA)，并进行相应第一形状的刻蚀；

S4：对第S2步所刻蚀出的所述第一形状进行底部圆滑处理，同时进行刻蚀后多晶硅（Poly-Si）内的P掺杂区5和P井区7制备；

S5：用第二道光罩(Poly)蚀刻出将要留的闸极氧化层区块，接着完成多晶硅（Poly-Si）的N掺杂区6制备；