[发明专利]一种快闪存储器

说明书

一种快闪存储器，包括双向I/O接口(10)、处理单元(20)以及存储单元(30)；处理单元(20)分别与双向I/O接口(10)和存储单元(30)电性连接；处理单元(20)用于在时钟信号(SCK)的上升沿获取由存储单元(30)输出的已存储数据，得到第一组输出数据，并将该第一组输出数据发送给双向I/O接口(10)由双向I/O接口(10)输出；在时钟信号(SCK)的下降沿获取由存储单元(30)输出的已存储数据并对其进行移位运算处理，得到第二组输出数据，并将该第二组输出数据发送给双向I/O接口(10)由双向I/O接口(10)输出。本发明的快闪存储器设计新颖，实用性强。

技术领域

本发明涉及电路领域，尤其涉及一种快闪存储器。

背景技术

串行接口快闪存储器是常用的一种数据存储元器件，但其所有的操作比如指令、地址、数据都是串行输入输出，导致数据传输速率慢，在读操作时尤甚。

为了提高数据的传输速率，现有技术通常在提高传输时钟的频率与多管脚复用上进行改进，前一种方案具体为：采用内部高速时钟对外部传输时钟的上升沿和下降沿分别采样，并以此作为内部时钟信号或控制信号来进行数据的传输，用以达到外部传输时钟两倍的传输速率；后一种方案即多管脚复用机制类似于多条线并行传输，可达到传输时钟的两倍甚至是四倍的传输速率；前述两种方案结合，还可以进一步提高存储器的数据传输速率。前述两种方案的不足之处在于由于内部高速时钟的存在，外部时钟存在上限问题，一般当外部时钟频率大于内部高速时钟的四分之一时，内部时钟信号或者控制信号将不会稳定的产生，导致数据无法传输，而且由于内部高速时钟的存在，功耗也会很大。而多管脚复用在某些状态下会有不能使用的问题。

发明内容

本发明针对上述技术问题，提出一种快闪存储器。

本发明所提出的技术方案如下：

本发明提出了一种快闪存储器，包括双向I/O接口、处理单元以及存储单元；处理单元分别与双向I/O接口和存储单元电性连接；

双向I/O接口用于接收外部的时钟信号和输入数据信号，在时钟信号的上升沿对输入数据信号采样，得到第一组输入数据；在时钟信号的下降沿对输入数据信号采样，得到第二组输入数据；

存储单元用于存储第一组输入数据和第二组输入数据；还用于输出其已存储数据；

处理单元用于在时钟信号的上升沿获取由存储单元输出的已存储数据，得到第一组输出数据，并将该第一组输出数据发送给双向I/O接口由双向I/O接口输出；在时钟信号的下降沿获取由存储单元输出的已存储数据并对其进行移位运算处理，得到第二组输出数据，并将该第二组输出数据发送给双向I/O接口由双向I/O接口输出。

本发明上述的快闪存储器中，处理单元还用于将第一组输入数据和第二组输入数据进行同步，输出数据同步结果；存储单元还用于存储数据同步结果。

本发明上述的快闪存储器中，双向I/O接口包括输入接口；处理单元包括与输入接口电性连接的组合单元以及分别与组合单元和存储单元电性连接的输入同步单元；输入接口包括：

第一组寄存器，用于接收外部的时钟信号和输入数据信号，在时钟信号的上升沿对输入数据信号采样，得到第一组输入数据；

第二组寄存器，用于接收外部的时钟信号和输入数据信号，在时钟信号的下降沿对输入数据信号采样，得到第二组输入数据；

组合单元，分别与第一组寄存器和第二组寄存器电性连接，用于组合第一组输入数据和第二组输入数据；

输入同步单元，用于将第一组输入数据和第二组输入数据进行同步，并在时钟信号的上升沿输出数据同步结果至存储单元。