[发明专利]一种快闪存储器有效
| 申请号： | 201911387774.3 | 申请日： | 2019-12-30 |
| 公开（公告）号： | CN111210861B | 公开（公告）日： | 2020-09-29 |
| 发明（设计）人： | 刘佳庆;张新展 | 申请（专利权）人： | 深圳市芯天下技术有限公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C16/26 |
| 代理公司： | 深圳市顺天达专利商标代理有限公司 44217 | 代理人： | 郭伟刚 |
| 地址： | 518000 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 闪存 | ||
1.一种快闪存储器，其特征在于，包括双向I/O接口(10)、处理单元(20)以及存储单元(30)；处理单元(20)分别与双向I/O接口(10)和存储单元(30)电性连接；
双向I/O接口(10)用于接收外部的时钟信号(SCK)和输入数据信号，在时钟信号(SCK)的上升沿对输入数据信号采样，得到第一组输入数据；在时钟信号(SCK)的下降沿对输入数据信号采样，得到第二组输入数据；
存储单元(30)用于存储第一组输入数据和第二组输入数据；还用于输出其已存储数据；
处理单元(20)用于在时钟信号(SCK)的上升沿获取由存储单元(30)输出的已存储数据，得到第一组输出数据，并将该第一组输出数据发送给双向I/O接口(10)由双向I/O接口(10)输出；在时钟信号(SCK)的下降沿获取由存储单元(30)输出的已存储数据并对其进行移位运算处理，得到第二组输出数据，并将该第二组输出数据发送给双向I/O接口(10)由双向I/O接口(10)输出。
处理单元(20)还用于将第一组输入数据和第二组输入数据进行同步，输出数据同步结果；存储单元(30)还用于存储数据同步结果；
双向I/O接口(10)包括输入接口(11)；处理单元(20)包括与输入接口(11)电性连接的组合单元(15)以及分别与组合单元(15)和存储单元(30)电性连接的输入同步单元(16)；输入接口(11)包括：
第一组寄存器(13)，用于接收外部的时钟信号(SCK)和输入数据信号，在时钟信号(SCK)的上升沿对输入数据信号采样，得到第一组输入数据；
第二组寄存器(14)，用于接收外部的时钟信号(SCK)和输入数据信号，在时钟信号(SCK)的下降沿对输入数据信号采样，得到第二组输入数据；
组合单元(15)，分别与第一组寄存器(13)和第二组寄存器(14)电性连接，用于组合第一组输入数据和第二组输入数据；
输入同步单元(16)，用于将第一组输入数据和第二组输入数据进行同步，并在时钟信号(SCK)的上升沿输出数据同步结果至存储单元(30)；
第一组寄存器(13)包括两个D触发器，D触发器具有CK端、Q端和D端；第一组寄存器(13)的两个D触发器的CK端用于通过clk信号线接收外部的时钟信号(SCK)；第一组寄存器(13)的两个D触发器的D端用于通过Data_in信号线接收输入数据信号；
输入接口(11)还包括第一反相器(17)；第二组寄存器(14)也包括两个D触发器；第二组寄存器(14)的两个D触发器的CK端用于经第一反相器(17)后通过clk信号线接收外部的时钟信号(SCK)；第二组寄存器(14)的两个D触发器的D端用于通过Data_in信号线接收输入数据信号；
组合单元(15)包括缓冲器Q[3:0]，输入同步单元(16)包括一个D触发器；输入同步单元(16)的D触发器的CK端用于通过clk信号线接收外部的时钟信号(SCK)；输入同步单元(16)的D触发器的D端通过缓冲器Q[3:0]分别与第一组寄存器(13)的两个D触发器的Q端和第二组寄存器(14)的两个D触发器的Q端电性连接；输入同步单元(16)的D触发器的Q端用于输出数据同步结果。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市芯天下技术有限公司，未经深圳市芯天下技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911387774.3/1.html，转载请声明来源钻瓜专利网。
