[发明专利]一种FPGA测试质量控制优化系统

说明书

本发明公开了一种FPGA测试质量控制优化系统，在测试第一个流程中，程序中加入写和读chipid测试项，将每颗芯片的chipid写进芯片，然后程序中赋值给一个变量，ui去取回这个变量，写进数据库中，分为pass或者fail的芯片；本发明提供的FPGA测试质量控制优化系统，此项技术将芯片的chipid写入后台数据库，可以监测每个流程的数据库记录，通过算法判断，可以实时监测测试流程中是否发生异常，比如良率异常、测试参数异常、混料等异常，这样就减少了EQC程序测试的流程，提高了测试厂的量产测试效率，也节约了客户的测试成本。

技术领域

本发明涉及自动化测试系统(ATE)的FPGA测试技术领域，具体是一种FPGA测试质量控制优化系统。

背景技术

FT:成品电测试。

Handler：模仿人手和臂的某些动作功能，用以按固定程序抓取、搬运物件或操作工具的自动操作装置。

EQC:质量检验。

Chipid/UID：芯片唯一标识符。

ATE：自动测试设备，进行半导体自动测试仪器。

UI：用户的操作界面，用来完成程序调用等工作。

FPGA:可编程的逻辑列阵。

在基于自动化测试系统(ATE)的FPGA测试中，通常情况下FPGA测试参数多，由于规模的扩大，导致配置向量的深度大大超过测试系统的最大需求，从而采用多个程序多流程进行测试，测试时间长，测试成本高，但由于FPGA本身对故障覆盖率的高要求，无法缩减对其内部模块的测试用例数量。

目前自动化测试系统(ATE)的FPGA测试中，通常每个测试流程测完后，都会按比例抽取PASS芯片进行EQC测试，来确保没有发生混料的情况；对于FPGA来说，由于本身对故障覆盖率的高要求，无法缩减对其内部模块的测试用例数量，测试时间比较长，测试成本相对较高。

本发明提供一种FPGA测试质量控制优化系统，通过写入FPGA固定位置的chipid标识，识别待测芯片编号，写入后台数据库，在每个流程测试中通过监视数据库记录，判断待测器件在测试流程中的记录，通过算法判断，可以快速识别测试流程中是否发生异常，也可以缩减EQC测试流程，极大的提高了量产效率。

发明内容

本发明为解决上述技术问题而采用的技术方案是提供一种FPGA测试质量控制优化系统，可以通过数据库实时对比，监测每个流程的chipid，减少EQC程序测试流程，大大提高了测试厂量产效率和节约了客户的测试成本；

其中，具体技术方案是：

首先在测试第一个流程中，程序中加入写和读chipid测试项，将每颗芯片的chipid写进芯片，然后程序中赋值给一个变量，ui去取回这个变量，写进数据库中，分为pass或者fail的芯片；

后面无需进行EQC程序测试，直接测试下个流程，测试中用相同的方法取回芯片的chipid，写进数据库中，实时和数据库上个流程的chipid进行对比，chipid对比下来出现在数据库的pass芯片中，判断为没有混料，测试正常。

上述的FPGA测试质量控制优化系统，其中：

FPGA测试中，通过UI将芯片的chipid写入数据库，识别待测芯片编号，然后在后台数据库进行对比，监测每一个流程的chipid；通过下面的算法判断识别测试中是否有异常发生；

FT1:代表常温测试；FT1RT1代表常温失效芯片复测；

FT2：代表高温测试；FT2RT1代表高温失效芯片复测；

1)检查每道环节的chipid自身有无重复；每道环节包括FT1\FT1RT1\FT2\FT2RT2；