[发明专利]一种FPGA测试质量控制优化系统

权利要求书

1.一种FPGA测试质量控制优化系统，其特征在于：

首先在测试第一个流程中，程序中加入写和读chipid测试项，将每颗芯片的chipid写进芯片，然后程序中赋值给一个变量，ui去取回这个变量，写进数据库中，分为pass或者fail的芯片；

后面无需进行EQC程序测试，直接测试下个流程，测试中用相同的方法取回芯片的chipid，写进数据库中，实时和数据库上个流程的chipid进行对比，chipid对比下来出现在数据库的pass芯片中，判断为没有混料，测试正常；

所述FPGA测试中，通过UI将芯片的chipid写入数据库，识别待测芯片编号，然后在后台数据库进行对比，监测每一个流程的chipid；通过下面的算法判断识别测试中是否有异常发生；

FT1：代表常温测试；FT1RT1代表常温失效芯片复测；

FT2：代表高温测试；FT2RT1代表高温失效芯片复测；

1)检查每道环节的chipid自身有无重复；每道环节包括FT1\FT1RT1\FT2\FT2RT2；

2)检查FT1RT1的测试数量是否与FT1的Fail数量一致；

3)检查FT1RT1中的PassUID是否在FT1的PassUID中出现过，出现则报对应UID异常；

4)检查FT2的测试数量是否与(FT1+FT1RT1)合计后的Pass数量一致；

5)检查FT2中的PassUID是否都存在于(FT1+FT1RT1)合计后的PassUID中；

6)配置每道流程的每个Bin的良率范围，据此进行良率检查。