[发明专利]多相位时钟信号相位差检测电路与方法、数字相位调制系统

权利要求书

1.一种多相位时钟信号相位差检测和计算电路，其特征在于，包括：第一数字时间转换模块、第二数字时间转换模块、鉴相模块、及状态机；其中，所述第一数字时间转换模块的输出端和所述第二数字时间转换模块的输出端分别与所述鉴相模块的输入端相连；所述鉴相模块的输出端与所述状态机的输入端相连；所述状态机的输出端分别与所述第一数字时间转换模块的控制端及所述第二数字时间转换模块的控制端相连；

所述第一数字时间转换模块用于在所述状态机的控制下获取第一相位时钟信号和第二相位时钟信号中的一个并输出辅助时钟信号并且用于对所述辅助时钟信号的相位进行调节；

所述第二数字时间转换模块用于在所述状态机的控制下获取第二时钟信号或第一时钟信号；

所述鉴相模块用于将所述辅助时钟信号的相位和待测的第二数字时间转换模块基于第二相位时钟信号作为输入而输出的第一目标时钟信号的相位进行比较，输出第一鉴相结果信号；

所述状态机用于根据所述第一鉴相结果信号反馈调节所述第一数字时间转换模块和所述第二数字时间转换模块中的一个，直至所述辅助时钟信号与所述第一目标时钟信号的相位差等于零，并且保持所述调节后得到的辅助时钟信号不变，其中：

所述鉴相模块还用于将所述调节后得到的辅助时钟信号的相位和所述第二数字时间转换模块基于第一相位时钟信号作为输入而输出的第二目标时钟信号的相位进行比较，输出第二鉴相结果信号，所述状态机还用于根据所述第二鉴相结果信号反馈调节延迟控制信号以调节所述第二目标时钟信号的相位，直至所述鉴相模块指示所述调节后得到的辅助时钟信号与所述第二目标时钟信号的相差等于零时，将所述第二目标时钟信号的相位调节变化量作为所述第一相位时钟信号和所述第二相位时钟信号之间的相位差的计算结果。

2.根据权利要求1所述的多相位时钟信号相位差检测和计算电路，其特征在于：

所述第一数字时间转换模块包括：第一信号选择器和第一延迟线；其中，所述状态机的输出端分别与所述第一信号选择器的控制端及所述第一延迟线的控制端相连，所述第一信号选择器的输出端与所述第一延迟线的输入端相连，所述第一延迟线的输出端与所述鉴相模块的输入端相连；

所述第二数字时间转换模块包括：第二信号选择器和第二延迟线；其中，所述状态机的输出端分别与所述第二信号选择器的控制端及所述第二延迟线的控制端相连，所述第二信号选择器的输出端与所述第二延迟线的输入端相连，所述第二延迟线的输出端与所述鉴相模块的输入端相连。

3.根据权利要求2所述的多相位时钟信号相位差检测和计算电路，其特征在于，所述第一数字时间转换模块获取第一相位时钟信号并输出辅助时钟信号；所述第二数字时间转换模块获取第二相位时钟信号并输出第一目标时钟信号。

4.根据权利要求3所述的多相位时钟信号相位差检测和计算电路，其特征在于，所述状态机用于根据所述第一鉴相结果信号反馈调节所述第一数字时间转换模块以对所述辅助时钟信号进行调节，直至所述辅助时钟信号与所述第一目标时钟信号的相位差为零。

5.根据权利要求4所述的多相位时钟信号相位差检测和计算电路，其特征在于，所述状态机用于根据所述第二鉴相结果信号反馈调节延迟控制信号以控制第二延迟线对所述第二目标时钟信号的相位进行调节，直至所述调节后得到的辅助时钟信号与所述第二目标时钟信号的相位差为零，并且将所述第二延迟线的相位调节变化量作为所述第一相位时钟信号和所述第二相位时钟信号之间的相位差的计算结果。

6.根据权利要求2所述的多相位时钟信号相位差检测和计算电路，其特征在于，所述电路还包括：延迟模块，所述延迟模块包括多个第三延迟线，用于分别接收多相位时钟信号中的每一个相位时钟信号，所述第一数字时间转换模块和所述第二数字时间转换模块均连接至所述延迟模块的输出端；所述状态机还连接至所述延迟模块的控制端，以通过调节延迟控制信号来对所述延迟模块进行控制。

7.根据权利要求6所述的多相位时钟信号相位差检测和计算电路，其特征在于，所述第三延迟线的数量与多相位时钟信号中的相位数量相对应。