[发明专利]一种IGBT芯片终端结构及IGBT芯片终端结构制作方法

权利要求书

1.一种IGBT芯片终端结构的制作方法，其特征在于，包括：

在N型衬底(1)的正面内部形成P型场限环(2)和镇流电阻区(3)；

在P型场限环(2)和镇流电阻区(3)正面形成氧化层；

在氧化层的正面形成正面金属层(9)，并在N型衬底(1)的背面形成背面结构。

2.根据权利要求1所述的IGBT芯片终端结构的制作方法，其特征在于，所述在N型衬底(1)的正面形成P型场限环(2)和镇流电阻区(3)，包括：

在N型衬底(1)的正面内部采用光刻胶掩膜工艺，并采用离子注入和高温推结方式形成P型场限环(2)和镇流电阻区(3)；

剥离并清洗所述N型衬底(1)正面的光刻胶。

3.根据权利要求2所述的IGBT芯片终端结构的制作方法，其特征在于，所述P型场限环(2)和镇流电阻区(3)的P型掺杂浓度均为5e17cm^-3～5e18cm^-3；

所述离子注入的剂量为1e14cm^-2～1e15cm^-2；

所述镇流电阻区(3)的宽度为100～300um。

4.根据权利要求1所述的IGBT芯片终端结构的制作方法，其特征在于，所述在P型场限环(2)和镇流电阻区(3)正面形成氧化层，包括：

依次采用热氧化、Ar离子注入、光刻、刻蚀和剥胶工艺在所述N型衬底(1)的正面形成一次场氧化层(4)；

采用热氧化工艺在所述N型衬底(1)和P型场限环(2)的正面形成栅极氧化层(5)；

依次采用淀积、光刻、刻蚀和剥胶工艺在所述一次场氧化层(4)和栅极氧化层(5)正面形成多晶硅层(6)；

依次采用淀积、光刻、刻蚀和剥胶工艺在所述P型场限环(2)、镇流电阻区(3)、一次场氧化层(4)和多晶硅层(6)正面形成隔离氧化层(7)；

依次采用淀积、Ar离子注入、光刻、刻蚀和剥胶工艺在所述隔离氧化层(7)正面形成二次场氧化层(8)。

5.根据权利要求4所述的IGBT芯片终端结构的制作方法，其特征在于，所述一次场氧化层(4)的边界为斜坡形状，斜坡角度为15°～25°，其厚度为1.0um～1.5um。

6.根据权利要求3所述的IGBT芯片终端结构的制作方法，其特征在于，所述栅极氧化层(5)的厚度为0.09um～0.15um；

所述多晶硅层(6)的厚度为0.5um～1.0um；

所述隔离氧化层(7)的厚度为1.0um～2.0um；

所述二次场氧化层(8)的边界为斜坡形状，斜坡角度为15°～45°，其厚度为2.5um～5.0um；

所述正面金属层(9)的厚度为2.0um～4.5um。

7.根据权利要求1所述的IGBT芯片终端结构的制作方法，其特征在于，所述在N型衬底(1)的背面形成背面结构，包括：

依次在所述N型衬底(1)的背面形成N型缓冲层(12)、P型集电区(11)和背面金属层(10)；

所述P型集电区(11)的P型掺杂浓度为1e17cm^-3～3e17cm^-3。

8.一种IGBT芯片终端结构，其特征在于，包括：

设置于N型衬底(1)正面的P型场限环(2)和镇流电阻区(3)；以及设置于所述P型场限环(2)和镇流电阻区(3)正面的氧化层；设置于所述氧化层正面的正面金属层(9)；设置于N型衬底(1)背面的背面结构。

9.根据权利要求8所示的IGBT芯片终端结构，其特征在于，所述氧化层包括依次位于所述N型衬底(1)正面的一次场氧化层(4)、栅极氧化层(5)、隔离氧化层(7)和二次场氧化层(8)；

所述栅极氧化层(5)和隔离氧化层(7)之间设有多晶硅层(6)。

10.根据权利要求9所示的IGBT芯片终端结构，其特征在于，所述P型场限环(2)和镇流电阻区(3)的P型掺杂浓度均为5e17cm^-3～5e18cm^-3；

所述离子注入的剂量为1e14cm^-2～1e15cm^-2；

所述镇流电阻区(3)的宽度为100～300um；

所述一次场氧化层(4)和二次场氧化层(8)的边界均为斜坡形状；

所述一次场氧化层(4)斜坡角度为15°～25°，其厚度为1.0um～1.5um；

所述二次场氧化层(8)的斜坡角度为15°～45°，其厚度为2.5um～5.0um；

所述栅极氧化层(5)的厚度为0.09um～0.15um；

所述多晶硅层(6)的厚度为0.5um～1.0um；

所述隔离氧化层(7)的厚度为1.0um～2.0um；

所述正面金属层(9)的厚度为2.0um～4.5um。