[发明专利]一种三维堆叠存储芯片结构及其封装方法

说明书

本发明公开一种三维堆叠存储芯片结构，包括第一叠加芯片模块；与所述第一叠加芯片模块电连接的重布线层；贴装于重布线层表面的第二叠加芯片模块；以及与所述重布线层及所述第二叠加芯片模块电连接的外接焊球。其中，芯片叠加模块包括错位粘接的两个芯片、包覆芯片的塑封层以及贯穿塑封层，与芯片焊盘电连接的导电通道。

技术领域

本发明涉及半导体集成电路封装技术领域，特别涉及一种三维堆叠存储芯片的封装技术。

背景技术

随着半导体集成电路行业技术的迅猛发展，电子封装产品有着高密度、多功能的发展趋势。三维堆叠封装是指将至少两层芯片堆叠设置并进行封装，因此其可以在更小的空间内集成更多的半导体芯片。采用三维堆叠的方式封装存储芯片，可以在较小的体积里实现更大的存储量。

但是现有的工艺技术制作方法复杂、成本较高，同时加工过程中容易产生翘曲或芯片破碎等问题。

发明内容

为了解决现有技术中的全部或部分问题，本发明一方面提供一种三维堆叠存储芯片结构，包括：

第一叠加芯片模块；

重布线层，所述重布线层与所述第一叠加芯片模块电连接；

第二叠加芯片模块，所述第二叠加芯片模块位于所述重布线层表面；以及

外接焊球，所述外接焊球与所述重布线层及所述第二叠加芯片模块电连接。

进一步地，所述第一叠加芯片模块包括：

第一芯片；

第二芯片，所述第二芯片错位粘贴于所述第一芯片表面；

第一导电通道，所述第一导电通道与所述第一芯片及所述重布线层电连接；

第二导电通道，所述第二导电通道与所述第二芯片及所述重布线层电连接；以及

第一塑封层，所述第一塑封层包覆所述第一芯片、第二芯片、第一导电通道及第二导电通道。

进一步地，所述第二叠加芯片模块包括：

第三芯片；

第四芯片，所述第四芯片错位粘贴于所述第三芯片表面；

第三导电通道，所述第三导电通道与所述第三芯片电连接；

第四导电通道，所述第四导电通道与所述第四芯片电连接；以及

第二塑封层，所述第二塑封层包覆所述第三芯片、第四芯片、第三导电通道及第四导电通道。

进一步地，所述重布线层实现对所述第一叠加芯片模块的扇出互连。

进一步地，所述外接焊球通过第五导电通道与所述重布线层电连接。

进一步地，所述第二芯片通过粘附膜贴在所述第一芯片的焊盘面，但露出第一芯片的全部焊盘，所述第四芯片通过粘附膜贴在所述第三芯片的焊盘面，但露出第三芯片的全部焊盘。

进一步地，所述第一塑封层及第二塑封层的材料为树脂材料。

进一步地，所述第一导电通道和/或第二导电通道和/或第三导电通道和/或第四导电通道可由填充金属浆料，并固化所得。

本发明另一方面提供该种三维堆叠存储芯片结构的封装方法，包括：

在第一临时基板表面覆盖第一临时键合膜；

将第一芯片背面贴在第一临时键合膜表面；

将第二芯片的背面贴在所述第一芯片的焊盘面，但露出所述第一芯片的全部焊盘；

形成第一塑封层；