[发明专利]一种带隙基准电压产生电路

说明书

本发明提供一种带隙基准电压产生电路，其包括：运算放大器；依次串联于运算放大器输出端与基准电压输出端的第五开关和第四开关；依次串联于第三节点与接地端的第一电阻、第三电阻和第一双极型晶体管，依次串联于第三节点与接地端的第二电阻和第二双极型晶体管；连接于第一节点与运算放大器第一输入端的第一开关；连接于第二节点与运算放大器第一输入端的第二开关；连接于运算放大器输出端与第二输入端的第三开关；连接于运算放大器第二输入端与接地端的第一电容；连接于第三节点与接地端的第二电容；连接于基准电压输出端与接地端的第三电容。与现有技术相比，本发明可以降低或消除运算放大器的输入失调电压对带隙基准电压的影响。

【技术领域】

本发明涉及电路设计领域，特别涉及一种高精度带隙基准电压产生电路。

【背景技术】

由于集成电路工艺在大批量生产时，会导致器件的失配，因此带隙电路(或带隙基准电压产生电路)的输出电压不够准确。另外器件也存在噪声，噪声也影响输出电压的精度。为了设计更高精度的带隙电压，有必要改进现有的带隙电路设计。

请参考图4所示，其为现有技术中的一种带隙基准电压产生电路的电路示意图。该带隙基准电压产生电路包括电阻R1、R2和R3，PNP(Positive-Negative-Positive)双极型晶体管Q1和Q2，运算放大器OP以及基准电压输出端VBG。由于运算放大器OP调整使得节点V1的电压等于节点V2的电压，因此，电阻R3上的电压(或电压降)VR3＝Vbe2-Vbe1，电阻R3上的电流等于(Vbe2-Vbe1)/R3，其中，Vbe2为双极型晶体管Q2的基极-发射极电压，Vbe1为双极型晶体管Q1的基极-发射极电压，R3为电阻R3的电阻值。如果设计电阻R1的电阻值等于电阻R2的电阻值，则电阻R1的电流值等于电阻R2的电流值，也等于电阻R3的电流值，电阻R2上的电压(或电压降)VR2＝(Vbe2-Vbe1).R2/R3，Vbe2为负温度系数，(Vbe2-Vbe1)为正温度系数。这样，带隙基准电压VBG＝Vbe2+(Vbe2-Vbe1).R2/R3。通过设计合适的R1和R2的电阻值与R3电阻值的比例，可以实现正温度系数电压与负温度系数电压抵消，实现零温度系数(或温度系数较小)的带隙基准电压VBG。

在实际大量生产中，由于运算放大器OP存在等效输入失调电压，此电压会影响输出电压VBG的准确性。

因此，有必要提出一种改进的技术方案来克服上述问题。

【发明内容】

本发明的目的之一在于提供一种高精度带隙基准电压产生电路，其可以降低或消除运算放大器的输入失调电压对带隙基准电压的影响。

根据本发明的一个方面，本发明提供一种带隙基准电压产生电路，其包括：运算放大器；依次串联于所述运算放大器的输出端与基准电压输出端之间的第五开关和第四开关，其中，第五开关和第四开关之间的连接节点为第三节点；依次串联于所述第三节点与接地端之间的第一电阻、第三电阻和第一双极型晶体管，依次串联于所述第三节点与接地端之间的第二电阻和第二双极型晶体管，第一双极型晶体管的基极与其集电极相连，第二双极型晶体管的基极与其集电极相连，第三电阻和第一电阻之间的连接节点为第一节点，第二电阻和第二双极型晶体管之间的连接节点为第二节点；连接于所述第一节点与所述运算放大器的第一输入端之间的第一开关；连接于所述第二节点与所述运算放大器的第一输入端之间的第二开关；连接于所述运算放大器的输出端与其第二输入端之间的第三开关；连接于所述运算放大器的第二输入端与接地端之间的第一电容；连接于所述第三节点与接地端之间的第二电容；连接于所述基准电压输出端与接地端之间的第三电容。

进一步的，所述带隙基准电压产生电路还包括第四电阻和第五电阻，所述第四电阻、第三电阻和第一双极型晶体管依次串联于第一节点与接地端之间；所述第五电阻和第二双极型晶体管依次串联于第二节点与接地端之间。