[发明专利]一种带隙基准电压产生电路

权利要求书

1.一种带隙基准电压产生电路，其特征在于，其包括：

运算放大器；

依次串联于所述运算放大器的输出端与基准电压输出端之间的第五开关和第四开关，其中，第五开关和第四开关之间的连接节点为第三节点；

依次串联于所述第三节点与接地端之间的第一电阻、第三电阻和第一双极型晶体管，依次串联于所述第三节点与接地端之间的第二电阻和第二双极型晶体管，第一双极型晶体管的基极与其集电极相连，第二双极型晶体管的基极与其集电极相连，第三电阻和第一电阻之间的连接节点为第一节点，第二电阻和第二双极型晶体管之间的连接节点为第二节点；

连接于所述第一节点与所述运算放大器的第一输入端之间的第一开关；

连接于所述第二节点与所述运算放大器的第一输入端之间的第二开关；

连接于所述运算放大器的输出端与其第二输入端之间的第三开关；

连接于所述运算放大器的第二输入端与接地端之间的第一电容；

连接于所述第三节点与接地端之间的第二电容；

连接于所述基准电压输出端与接地端之间的第三电容。

2.根据权利要求1所述的带隙基准电压产生电路，其特征在于，其还包括第四电阻和第五电阻，

所述第四电阻、第三电阻和第一双极型晶体管依次串联于第一节点与接地端之间；所述第五电阻和第二双极型晶体管依次串联于第二节点与接地端之间。

3.根据权利要求1或2所述的带隙基准电压产生电路，其特征在于，

所述第一开关和第三开关的控制端都与第一时钟信号相连；所述第二开关和第五开关的控制端都与第二时钟信号相连；所述第四开关与第三时钟信号相连，

当第一时钟信号控制第一开关和第三开关导通时，第二时钟信号控制所述第二开关和第五开关关断，第三时钟信号控制第四开关关断；当第二时钟信号控制所述第二开关和第五开关导通时，第三时钟信号控制所述第四开关导通，第一时钟信号控制第一开关和第三开关关断。

4.根据权利要求1或2所述的带隙基准电压产生电路，其特征在于，

所述第一开关和第三开关的控制端都与第一时钟信号相连；所述第二开关和第五开关的控制端都与第二时钟信号相连；所述第四开关与第三时钟信号相连，

当第一时钟信号控制第一开关和第三开关导通时，第二时钟信号控制所述第二开关和第五开关关断，第三时钟信号控制所述第四开关关断；当第二时钟信号控制所述第二开关和第五开关导通时，第一控制信号控制第一开关和第三开关关断，第三时钟信号控制所述第四开关相对所述第二开关和第五开关滞后第一预定时间导通。

5.根据权利要求4所述的带隙基准电压产生电路，其特征在于，

所述第四开关的导通时间小于所述第二开关和第五开关的导通时间，

所述第一预定时间的时长大于所述运算放电器工作的稳定时间。

6.根据权利要求4所述的带隙基准电压产生电路，其特征在于，

当第一时钟信号控制第一开关和第三开关导通时，第二时钟信号控制所述第二开关和第五开关关断，第三时钟信号控制所述第四开关相对所述第二开关和第五开关提前第二预定时间关断。

7.根据权利要求3或4所述的带隙基准电压产生电路，其特征在于，

所述第一时钟信号和第二时钟信号互为反相时钟，所述第一时钟信号和第二时钟信号为两相不交叠时钟。

8.根据权利要求1或2所述的带隙基准电压产生电路，其特征在于，

所述第一双极型晶体管和第二双极型晶体管均为PNP双极型晶体管，

第一双极型晶体管的发射极与第三电阻的一端相连，其集电极与接地端相连；第二双极型晶体管的发射极与第二电阻的一端相连，其集电极与接地端相连。