[发明专利]一种MOS器件、制造方法、集成电路及电子设备

说明书

本发明公开了一种MOS器件、制造方法、集成电路及电子设备，方法包括：在衬底的源/漏区表面形成第一金属层，以使所述第一金属向所述源/漏区扩散形成过渡层；其中，如果所述MOS器件为PMOS器件，则所述第一金属为高功函数金属，如果所述MOS器件为NMOS器件，则所述第一金属为低功函数金属；去除所述第一金属层，保留所述源/漏区表面的过渡层；在所述过渡层表面形成第二金属层；热处理使所述过渡层中的第一金属与所述衬底材料反应形成第一金属化合物。本发明提供的器件和方法，用以解决现有技术中MOS器件源漏接触电阻率高的技术问题。提供了一种性能较优的MOS器件。

技术领域

本公开内容涉及半导体领域，尤其涉及一种MOS器件、制造方法、集成电路及电子设备。

背景技术

随着CMOS技术进入16/14nm及以下技术节点，源漏区接触电阻对器件性能的提升起着至关重要的作用。

现有技术中，CMOS器件源漏接触主流采用钛(Ti)金属硅化物，由于钛与锗硅(SiGe)或与硅(Si)等半导体材料间往往形成较高的肖特基势垒，导致源漏接触电阻率高。

也就是说，现有技术中的MOS器件存在源漏接触电阻率高的技术问题。

发明内容

本公开内容的目的至少部分在于，提供一种性能有提升和改进的MOS器件、制造方法、集成电路及电子设备。

第一方面，本公开内容的实施例提供了如下技术方案：

一种MOS器件的制造方法，包括：在衬底的源/漏区表面形成第一金属层，以使所述第一金属向所述源/漏区扩散形成过渡层；其中，如果所述MOS器件为PMOS器件，则所述第一金属为高功函数金属，如果所述MOS器件为NMOS器件，则所述第一金属为低功函数金属；去除所述第一金属层，保留所述源/漏区表面的过渡层；在所述过渡层表面形成第二金属层；热处理使所述过渡层中的第一金属与所述衬底材料反应形成第一金属化合物。根据本公开的其他实施例，所述MOS器件为PMOS器件，所述第一金属为功函数大于等于5eV且小于等于5.65eV的高功函数金属。

第二方面，提供了一种MOS器件，包括衬底、源/漏极和栅极，还包括：位于所述源/漏极和所述衬底的源/漏区之间的第二金属层；位于所述第二金属层和所述衬底的源/漏区之间的过渡层，所述过渡层位于所述衬底的源/漏区的表面，其中，所述过渡层是第一金属与所述衬底材料反应形成的第一金属化合物，其中，如果所述MOS器件为PMOS器件，则所述第一金属为高功函数金属，如果所述MOS器件为NMOS器件，则所述第一金属为低功函数金属。根据本公开的其他实施例，所述MOS器件为PMOS器件，所述第一金属为功函数大于等于5eV且小于等于5.65eV的高功函数金属。

第三方面，提供了一种集成电路，包括第二方面中的MOS器件。

第四方面，提供了一种电子设备，包括第二方面中的MOS器件。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请实施例提供的MOS器件、制造方法、集成电路及电子设备，对PMOS器件，以高功函数金属取代现有的Ti(或TiN)与衬底材料反应形成的第一金属化合物，作为衬底源/漏区与源/漏极金属的过渡层，通过高功函数金属与P型源/漏区形成低的肖特基势垒，降低PMOS源漏接触电阻率。对NMOS器件，以低功函数金属取代现有的Ti(或TiN)与衬底材料反应形成的第一金属化合物作为衬底源/漏区与源/漏极金属的过渡层，通过低功函数金属与N型源/漏区形成低的肖特基势垒，降低NMOS源漏接触电阻率。

进一步，对PMOS器件，P型源/漏区的掺杂离子(例如B离子)会在第一金属化合物与P型源/漏区界面处形成显著的分凝，进一步降低PMOS源漏接触电阻率。

附图说明