[发明专利]半导体器件

说明书

一种半导体器件包括:具有单元区域的基板；所述基板上的器件层；在所述单元区域中的器件层上的多个电容下电极，每个所述电容下电极的横截面具有U形轮廓，所述U形轮廓限定了的内表面；所述电容下电极的内表面上的电介质衬层；在所述电介质衬层上的SiGe层，其中，所述SiGe层具有Ge浓度分布，所述Ge浓度分布在SiGe层的中间部分具有最大值，并且沿厚度方向从所述中间部分向上减小且向下减小。

技术领域

本公开涉及一种用于制造半导体器件，更具体地，涉及一种用于制造包括存储单元的半导体器件。

本申请要求于2018年12月14日提交的美国临时专利申请号62/779,512以及于2018年12月19日提交的美国临时专利申请号62/781,617的优先权，在此通过引用将其并入，并作为其一部分。

背景技术

现代集成电路(IC)设计为包含数百万个具有高器件密度的组件，例如晶体管，电容器，电阻器。例如，诸如DRAM(动态随机存取存储器)之类的半导体器件包括在半导体基板上限定的存储单元区域和外围电路区域。可以在存储单元区域中形成多个存储单元。每个单元可以包括单元晶体管和存储节点。外围电路区域可以包括用于执行诸如对存储单元区域中的存储单元的读取操作和写入操作之类的操作的各种外围电路。

为满足更高水平集成度的需求，需要减小集成电路组件的水平尺寸(或特征尺寸)。例如，在DRAM中使用的电容器形成为具有增加的垂直表面积的三维结构，从而可以减小电容器的水平尺寸。

电容器的上电极有时包括通过化学气相沉积(CVD)工艺形成的SiGe层。 SiGe层可随后结晶。例如，SiGe层可以在退火过程中结晶。

发明内容

根据一实施例，本公开的一个方面提供了一种半导体器件包括:具有单元区域的基板；所述基板上的器件层；在所述单元区域中的器件层上的多个电容下电极，每个所述电容下电极的横截面具有U形轮廓，所述U形轮廓限定了的内表面；所述电容下电极的内表面上的电介质衬层；在所述电介质衬层上的SiGe 层，其中，所述SiGe层具有Ge浓度分布，所述Ge浓度分布在SiGe层的中间部分具有最大值，并且沿厚度方向从所述中间部分向上减小且向下减小。

根据一实施例，本公开的一个方面提供了一种方法，该方法包括接收基板；在所述基板上设置下电极，其中下电极的横截面具有U形轮廓；在所述下电极的内表面上设置电介质衬层；设置金属材料以填充所述下电极的U形轮廓；并进行 SiGe层形成工艺以在所述金属材料的顶表面上布置SiGe层，其中所述SiGe层具有Ge浓度分布，所述Ge浓度分布在所述SiGe层的中间部分具有最大值，并沿厚度从所述SiGe层的中间部分向上减小且向下减小。

根据一实施例，本公开的一个方面提供了一种方法，该方法包括：接收基板，所述基板具有在限定其上的单元区域；在所述单元区域上设置多个下电极，其中每个所述下电极在其横截面中具有U形轮廓；在所述下电极上设置电介质衬层；在循环周期中，提供基于硅烷(silane-based)的气体和基于锗 (germanium-based)的气体，其中，所述基于硅烷的气体和所述基于锗的气体之间的流速比在所述循环周期内先升高然后降低。

附图说明

为可仔细理解本案以上记载之特征，参照实施态样可提供简述如上之本案的更特定描述，一些实施态样系说明于随附图式中。然而，要注意的是，随附图式仅说明本案的典型实施态样并且因此不被视为限制本案的范围，因为本案可承认其他等效实施态样。

图1示出了根据本公开的一些实施例的示例性半导体器件的截面图。

图2A至图2H示出了根据本公开的一些实施例的制造半导体器件的中间阶段的截面图。

图3示出了根据一些实施例的半导体结构的示例性合金形成过程。

图4示出了根据一些实施例的半导体结构的示例性钝化工艺。