[发明专利]ESD保护的栅极接地MOS结构

说明书

本申请涉及一种半导体集成电路器件，具体涉及一种静电释放(Electro Static Discharge，ESD)保护的栅极接地NMOS管结构。ESD保护的栅极接地MOS结构，包括第一导电类型阱区和第二导电类型阱区，第二导电类型阱区环绕在第一导电类型阱区外侧；第一导电类型阱区中形成第二导电类型扩散区，和环绕第二导电类型扩散区的第一导电类型阱环区；第二导电类型扩散区中形成多个第二导电类型注入区，多个第二导电类型注入区间隔排布，相邻两个第二导电类型注入区的间隔上形成栅极，栅极接地；第二导电类型阱区中设有第二导电类型注入区。通过多指状MOS管和双层保护环能够对输入输出端和电源端同时进行静电保护。

技术领域

本申请涉及一种半导体集成电路器件，具体涉及一种静电释放(Electro StaticDischarge，ESD)保护的栅极接地NMOS管结构。

背景技术

静电释放会对集成电路造成致命的威胁，很大程度上，集成电路的实效是由静电释放引起的，因此需要在集成电路的输入输出端和电源上设置ESD保护电路。

相关技术中，最常用的ESD保护电路时栅极接地MOS，栅极接地MOS作为ESD器件通常是利用形成的寄生NPN三极管来进行钳位电压和泄放电流。一般输入输出端和电源端的需要不同的栅极接地MOS来进行ESD保护，为了提高整个芯片的ESD保护能力，通常需要防止多组电源ESD器件，这不仅会使得集成电路布局较为冗杂还会增加集成电路的生产成本。

发明内容

本申请提供了一种ESD保护的栅极接地MOS结构，可以解决相关技术中集成电路布局较为冗杂还会增加集成电路的生产成本的问题。

一方面，本申请实施例提供了一种ESD保护的栅极接地MOS结构，包括第一导电类型阱区和第二导电类型阱区，所述第二导电类型阱区环绕在所述第一导电类型阱区外侧；

所述第一导电类型阱区中形成第二导电类型扩散区，和环绕所述第二导电类型扩散区的第一导电类型阱环区；

所述第二导电类型扩散区中形成多个第二导电类型注入区，多个所述第二导电类型注入区间隔排布，相邻两个所述第二导电类型注入区的间隔上形成栅极，所述栅极接地；

所述第二导电类型阱区中设有第二导电类型注入区。

可选的，所述第一导电类型阱环区中形成第一导电类型注入区，所述第一导电类型注入区上覆盖有第一接触结构，第一电阻的一端连接所述第一接触结构，所述第一电阻的另一端接地。

可选的，所述第一电阻的阻值范围为1千欧姆～2千欧姆。

可选的，形成器件漏极的所述第二导电类型注入区上覆盖有第二接触结构，和环绕所述第二接触结构的阻挡层。

可选的，所述阻挡层的外侧边缘与所述第二接触结构之间的距离范围为1微米～2微米。

可选的，所述第二接触结构用于连接电源端VDD或输入输出端IO。

可选的，形成器件源极的所述第二导电类型注入区上覆盖有第三接触结构，所述第三接触结构接地。

可选的，所述第二导电类型注入区能够形成器件的源极或漏极，且形成漏极的第二导电类型注入区与形成源极的第二导电类型注入区依次交替排布。

可选的，第二电阻的一端连接所述栅极，所述第二电阻的另一端接地。

可选的，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。