[发明专利]一种基于FPGA的高速数据采集系统及方法

说明书

本发明公开了一种基于FPGA的高速数据传输采集系统及方法，一种基于FPGA的高速数据传输采集系统，其特征在于，所述系统包括数据接收模块、DDR缓存模块和数据上传模块；所述DDR缓存模块包括环形缓冲区、写指针和读指针；所述环形缓冲区存储数据，写指针指向环形缓冲区写入数据后的位置，读指针指向环形缓冲区读出数据后的位置；所述数据接收模块，用于接收网络数据包，对数据包解析后写入环形缓冲区，同步修改写指针的位置；当写指针和读指针的差值达到预先设定的数据量后，向所述数据上传模块发送读数据的指令；所述数据上传模块，用于当接收到读数据的指令时，读取环形缓冲区的读指针和写指针之间的数据，上传至上位机，并同步修改读指针的位置。

技术领域

本发明涉及网络信息采集领域，具体涉及一种基于FPGA的高速数据传输采集系统及方法。

背景技术

现代数字处理技术以及网络技术的飞速发展，为复杂系统对采集到的海量数据进行实时处理提供了可能性。而随着5G网络、物联网、云计算等应用不断涌现，越来越大的数据量和不断提升的数据传输速度也对现如今的数据采集处理系统提出了更高的要求。高速数据传输采集系统广泛应用于通信、网络等领域，对系统更高速，高精度，实时性的要求愈加迫切。面对日益繁重的信号采集处理任务，数据存储的速率和容量成为制约系统性能的重要因素。

随着网络带宽的逐步提高，高速口互联传输数据也日益成为业界的研究热点。在网络安全、数字算法处理等需要大量数据传输的领域，对高速网口传输的高效性、安全性、完整性要求也越来越高。而随着数据传输高速串行化的不断发展，PCIE总线、高速以太网等串行化总线标准相继提出，也使得数据的高速传输得以实现。PCIE DMA的传输方式减少了CPU干预，传输速率极快，时延较小；高速以太网与其他串行总线相比，也具有更大带宽，传输速率更快，传输距离更远等优点。

FPGA经过几十年飞速发展，已逐渐成为高速数据处理系统的主流平台之一，由于其可并行、高吞吐率的突出优点，广泛应用于网络通信各个领域。对于高速数据处理系统，通常使用FPGA来将所需处理的数据传输至上位机服务器端进行后续精度复杂的运算处理。这就涉及到FPGA与上位机间的大量数据传输的问题，因此，构建服务器与FPGA间的高速数据传输采集系统及方法已成为目前业界的研究重点。

目前常使用DDR SDRAM(DoubleData Rate SDRAM，DDR)来扩展系统的存储空间，提升数据实时存储和处理的能力。通过内存控制器来完成对内存的读写、刷新等操作，DDRSDRAM更是广泛应用于FPGA板卡设计，通过内部内存控制器的配置，完成各类需要高速缓存设计功能的实现。Xilinx、Altera、Synopsys等公司均开发公布了通用性的DDR系列控制器IP核。基于DDR SDRAM在FPGA中的重要作用，设计一种高速、低延迟的数据传输采集系统，以及一种如何将采集到的数据进行高效处理的方法具有广阔的应用场景，并且对未来网络、大数据处理具有重大的研究意义。

目前传统服务器从网口收到的数据需要经过CPU的处理，这样会占用大量的CPU资源，CPU对小包的处理能力远远不够，用纯软件方法从万兆网卡收包并放入到服务器内存，对于10Gbps如以太网长度为64字节的小包，一般线速只能做到60％甚至更低，不能达到100％线速，会出现丢包的现象。

发明内容

本发明的目的在于克服上述技术缺陷，基于FPGA提供了一套应用于网络数据采集传输场景的缓存处理系统及方法，通过该系统及方法可以实现高吞吐率数据包收发任务。服务器和FPGA板卡之间采用高速网口协议和PCIE协议进行通信，网口接收由服务器传输的数据通过AXI总线传输至DDR作为大容量缓存，再通过DMA操作将DDR中缓存的数据高速传输至上位机系统内存并进行相应的后续处理。从DDR缓存提取数据至上位机系统内存时，采用环形缓存的方法，分别设置读写指针，记录DDR缓存的数据信息，当读写指针之间的数据量达到设定值(如2MB)时，进行一次DMA操作，将数据传输至上位机系统内存。对于一路10Gbps的高速网口，本发明的方法可达到14.88Mpps(64字节小包)，实现100％线速，并可把数据同步导入服务器内存。