[发明专利]集成电路装置及其形成方法

说明书

本发明实施例提供包括具有电容的集成电路装置及其形成方法。在一些范例中，集成电路装置包括基板与设置于基板上的沟槽隔离材料。隔离结构设置于沟槽隔离材料上。第一电极设置于隔离结构上，且第二电极设置于隔离结构上。电容介电质设置于介于第一电极与电二电极间的隔离结构上。在这些范例中，隔离结构包括设置于沟槽隔离材料上的第一硬遮罩、设置于第一硬遮罩上的介电质以及设置于介电质上的第二硬遮罩。

技术领域

本发明实施例涉及一种集成电路装置，且特别是一种关于含有电容的集 成电路装置及其形成方法。

背景技术

半导体集成电路产业经历了快速成长。集成电路演进期间，功能密度(亦 即，单位芯片面积的互连装置数目)通常会增加而几何尺寸(亦即，即可使 用制程生产的最小元件(或线))却减少。此微缩化的过程通常会以增加生 产效率与降低相关成本而提供助益。然而，此微缩化也会伴随着更为复杂的 设计与将集成电路纳入装置的制程。制程上对应的进展使更为复杂的设计得 以精确与可靠的方式所制造。

除了晶体管与其他主动元件，集成电路可包括许多被动元件(例如电阻 器、电容以及电感器)散布于主动元件之中。制造被动元件(无源元件)时 电路的完整性与功能与制造主动元件时同样重要。事实上，对于被动元件， 制造容许偏差可能较为严格，因其所赖以的特性(例如阻抗、电容值以及/ 电感)可取决于被动元件的部件确切的尺寸与形状。例如，电容的部件尺寸 中一点微小的变化可能会对电容值带来显着的影响。再者，由于被动元件通 常难以减少尺寸，可能占集成电路面积相当大的部分。因此，被动元件制造 的进展具有改善产率、减少变异性、减少电路面积的潜力并提供其他效益。

发明内容

本发明实施例提供一种集成电路装置，包括：基板；设置于基板上的沟 槽隔离材料；设置于沟槽隔离材料上的隔离结构；设置于隔离结构上的第一 电极；设置于隔离结构上的第二电极；以及设置于隔离结构上第一电极与第 二电极间的电容电极。

本发明实施例提供一种集成电路装置，包括：基板；设置于基板上的多 个装置鳍片；设置于基板上此些装置鳍片间的隔离结构；设置于隔离结构上 的第一电极，其形成晶体管栅极；设置于隔离结构上的第二电极，其形成源 极/漏极接触件；以及设置于第一电极与第二电极间的介电质。

本发明实施例提供一种集成电路装置的形成方法，包括：接收基板，基 板含有从基板延伸的多个鳍片；于基板上的此些鳍片间形成隔离介电质；于 隔离介电质的上形成隔离结构；于隔离结构上形成栅极结构，以定义电容的 第一电极；以及此隔离结构上形成源极/漏极接触件，以定义电容的第二电 极。

附图说明

以下将配合附图详述本发明实施例。应注意的是，依据在业界的标准做 法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大 或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。

图1A与图1B是根据本发明实施例的各种面向，示出含有电容结构的工 件制造方法的流程图。

图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、 图11A、图12A与图13是根据本发明实施例的各种面向，示出在制造方法 中各步骤中工件的上视图。

图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、 图11B与图12B是根据本发明实施例的各种面向，示出在制造方法中各步骤 中工件于栅极切面的剖面示意图。

图7C、图8C、图9C、图10C、图11C与图12C图是根据本发明实施 例的各种面向，示出在制造方法中各步骤中工件于鳍片长度切面的剖面示意 图。

其中，附图标记说明如下：

100～制程方法