[发明专利]一种VDMOS器件

说明书

本发明提供一种VDMOS器件，属于半导体器件技术领域。在桥式电路等需要二极管续流的应用场景，本发明提供的VDMOS器件，可利用沟道区作为续流通道，不需要再为VDMOS增加外部的反并联二极管，因此可以减小系统体积。同时利用VDMOS的沟道进行续流，对漂移区没有过剩载流子注入，不存在常规VDMOS的体二极管续流的反向恢复问题，不会带来器件漏电增加和高温特性变差等问题，也不会额外增加器件面积且工艺简单。

技术领域

本发明属于功率半导体器件技术领域，具体涉及一种VDMOS器件。

背景技术

功率器件是电力控制电路和电源开关电路中必不可少的电子元器件，功率MOSFET凭借其优良性能一直在功率半导体器件市场占据主导地位。功率MOSFET在很多应用中都需要用二极管来进行续流。例如，功率MOSFET器件作为开关器件常用于电能转换应用的半桥电路中。由于开关延时的存在，当其中的一个功率MOSFET栅极信号变为低时，它并不会立刻关断，若另一个功率管在此时导通，则会因为两个管子均导通而产生很大的电流对器件造成损坏。因此必须留有足够的时间使一个功率MOSFET安全关断后另一个功率MOSFET才可以开启，这个时间称为死区时间。死区时间内，感性负载上的电流需要用二极管来续流，使其电流可以较平缓地变化，避免器件造成损坏。

在现有技术中，通常利用在功率MOSFET外部反并联二极管或采用功率MOSFET的体二极管来解决此问题。对于在功率MOSFET外部反向并联二极管，会使器件数目增多，增加系统体积。采用功率MOSFET的体二极管来续流，会在体二极管正向导通过程中会引入过多的非平衡载流子，使体二极管的反向恢复时间增加，影响器件的开关速度，同时使反向恢复过程中的损耗增加。优化功率MOSFET的体二极管，方案通常有寿命控制技术和集成肖特基二极管。通过寿命控制技术虽然可以减小二极管的存储电荷，但是通常会带来器件漏电增加和高温特性变差等问题。集成肖特基二极管的方法会导致器件面积增大且工艺复杂。

发明内容

本发明所要解决的技术问题是针对现有技术存在的问题，提供一种VDMOS器件。

为解决上述技术问题，本发明实施例提供一种VDMOS器件，包括从下至上依次层叠设置的金属化漏电极、第一导电类型半导体高掺杂衬底、第一导电类型半导体掺杂漂移区、隔离介质层和金属化源电极；

第一导电类型半导体掺杂漂移区中具有沟槽栅结构、第二导电类型半导体体区、第二导电类型半导体高掺杂接触区和第一导电类型高掺杂源区；

第二导电类型半导体体区位于沟槽栅结构的两侧，第二导电类型半导体高掺杂接触区和第一导电类型高掺杂源区侧面相互接触的位于第二导电类型半导体体区上，且位于沟槽栅结构的两侧；

隔离介质层位于第一导电类型高掺杂源区的第一部分和沟槽栅结构上；金属化源电极位于第一导电类型高掺杂源区的第二部分和第二导电类型半导体高掺杂接触区上，且其侧面和隔离介质层的侧面接触；

至少一侧的第二导电类型半导体体区和沟槽栅结构之间具有第一导电类型半导体轻掺杂区，沟槽栅结构的侧面与第一导电类型半导体掺杂漂移区、第一导电类型半导体轻掺杂区和第一导电类型高掺杂源区的一侧面接触，第一导电类型半导体轻掺杂区的另一侧面与第二导电类型半导体体区的一侧面接触，第一导电类型半导体轻掺杂区的底面与第二导电类型半导体体区的底面平齐，且其深度小于沟槽栅结构中栅电极的底面深度；

栅电极的功函数小于第一导电类型半导体轻掺杂区的功函数，且第一导电类型半导体轻掺杂区的宽度W满足：W小于其中N₁、N₂分别是第一导电类型半导体轻掺杂区和第二导电类型半导体体区的掺杂浓度，和分别是第一导电类型半导体轻掺杂区和栅电极的功函数，ε_s是半导体介电常数，n_i是半导体本征载流子浓度，q是电子电荷量，k是玻尔兹曼常数，T是温度。

在上述技术方案的基础上，本发明还可以做如下改进。