[发明专利]掩模及其制造方法及图案化膜层的方法

说明书

本发明实施例涉及一种掩模及其制造方法及图案化膜层的方法。一种用于反射电磁辐射的掩模，其包含：衬底、所述衬底的表面上方的反射多层堆叠、所述反射多层堆叠上方的金属罩盖层、所述金属罩盖层上方的金属硅化物缓冲层及所述金属硅化物缓冲层上方的光学吸收体图案。

技术领域

本发明实施例涉及掩模及其制造方法及图案化膜层的方法。

背景技术

半导体集成电路(integrated circuit；IC)产业经历了指数级成长。IC材料及设计的技术进步已产生数代IC，其中每一代IC具有比前一代IC更小且更复杂的电路。这种按比例缩小工艺通常通过增大生产效率以及降低相关制造成本来提供益处。然而，这种按比例缩小还增加了IC制造的复杂度。为了加工极小构件，开发了例如极远紫外(EUV)光刻、X射线光刻、离子束投影光刻及电子束投影光刻等高分辨率光刻技术。

在高分辨率光刻技术中，EUV光刻例如采用使用EUV区中的光的扫描器，从而具有低于约100nm的波长。然而，许多凝聚材料在EUV波长下吸收，因此EUV光刻的掩模为反射性的，且EUV掩模上的所要图案通过选择性地去除光学吸收体层(也被称作EUV掩模光学吸收体)的部分来界定以显露经配置为镜面且形成于衬底上的底层反射多层(也被称作ML)的部分。

光学吸收体层的数个部分的选择性去除通常涉及使用掩模通过光学吸收体材料的数个部分蚀刻出沟槽。然而，反射多层在去除光学吸收体层的数个部分以及去除掩模期间易受到表面损害，这会导致EUV反射率损失及结构降级。

发明内容

本发明的实施例涉及一种用于反射电磁辐射的掩模，其包括：衬底；所述衬底的表面上方的反射多层堆叠；所述反射多层堆叠上方的金属罩盖层；所述金属罩盖层上方的金属硅化物缓冲层；及所述金属硅化物缓冲层上方的光学吸收体图案。

本发明的实施例涉及一种制造掩模的方法，其包括：在衬底上方形成反射多层堆叠、罩盖层、缓冲层及光学吸收体层；在所述光学吸收体层上方形成硬掩模层，其中所述硬掩模层包含多个开口；及通过第一蚀刻剂通过所述硬掩模层的所述开口蚀刻所述光学吸收体层以形成暴露所述缓冲层的光学吸收体图案，其中对于所述第一蚀刻剂，所述缓冲层的材料的蚀刻速率低于所述光学吸收体图案的材料的蚀刻速率。

本发明的实施例涉及一种图案化膜层的方法，所述方法包括：提供掩模，所述掩模包括：反射多层堆叠；所述反射多层堆叠上方的金属罩盖层；所述金属罩盖层上方的金属硅化物缓冲层；及所述金属硅化物缓冲层上方的光学吸收体图案；使电磁辐射撞击所述掩模以暴露光阻层从而将所述掩模的图案转印到所述光阻层；及对所述经暴露的光阻层执行显影操作以形成光阻图案。

附图说明

当结合附图研读时，从以下实施方式最好地理解本公开的实施例的方面。应指出，根据业界中的标准惯例，各种结构未按比例绘制。实际上，为论述清楚起见，可任意增大或减小各种结构的尺寸。

图1为根据本公开的一些实施例的说明电磁辐射产生设备的示意图图式。

图2为根据本公开的一或多个实施例的各种方面的说明用于制造掩模的方法的流程图。

图3A、图3B、图3C、图3D、图3E及图3F为根据本公开的一或多个实施例的制造掩模的各种操作中的一或多个的示意图。

图4为展示罩盖层与缓冲层的堆叠的反射的模拟结果。

图5为根据本公开的一些实施例的说明掩模的示意图图式。

图6为根据本公开的一些实施例说明掩模的示意图图式。

图7为根据本公开的一或多个实施例的各种方面的说明使用掩模图案化膜层的方法的流程图。

图8A、图8B及图8C为根据本公开的一或多个实施例的使用掩模来图案化膜层的各种操作中的一或多个的示意图。