[发明专利]集成电路器件及用于制作集成电路器件的方法

说明书

本公开涉及集成电路器件及用于制作集成电路器件的方法。一种方法包括形成第一金属特征，在第一金属特征上方形成电介质层，蚀刻电介质层以形成开口，其中，第一金属特征的顶表面通过开口暴露，以及对第一金属特征的顶表面执行第一处理。第一处理是通过开口执行的，并且第一处理是使用第一工艺气体执行的。在第一处理之后，通过开口执行第二处理，并且第二处理是使用不同于第一工艺气体的第二工艺气体执行的。在开口中沉积第二金属特征。

技术领域

本公开涉及集成电路器件，以及用于制作集成电路器件的方法。

背景技术

半导体集成电路(IC)工业经历了指数增长。IC材料和设计的技术进步已经产生了几代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC演进的过程中，功能密度(例如，每单位芯片面积的互连器件的数目)通常增加，而几何大小(例如，可以使用制造工艺产生的最小组件(或线))减小。这种缩小过程通常通过提高生产效率和降低相关成本来提供益处。

随着器件的缩小，制造商使用新的和不同的材料和/或材料的组合来促进器件的缩小。缩小(单独地以及与新的和不同的材料相组合地)还带来了此前的几代在较大几何形状下可能不会呈现的挑战。

发明内容

根据本公开的一个实施例，提供了一种用于制作集成电路器件的方法，包括：形成第一金属特征；在所述第一金属特征上方形成电介质层；蚀刻所述电介质层以形成开口，其中，所述第一金属特征的顶表面通过所述开口暴露；对所述第一金属特征的所述顶表面执行第一处理，其中，所述第一处理是通过所述开口执行的，并且所述第一处理是使用第一工艺气体执行的；在所述第一处理之后，执行第二处理，其中，所述第二处理是通过所述开口执行的，并且所述第二处理是使用不同于所述第一工艺气体的第二工艺气体执行的；以及在所述开口中沉积第二金属特征。

根据本公开的另一实施例，提供了一种用于制作集成电路器件的方法，包括：形成第一金属特征，其中，所述第一金属特征包括晶体管的栅极电极或源极/漏极接触插塞；在所述第一金属特征上方形成蚀刻停止层；在所述蚀刻停止层上方形成电介质层；蚀刻所述电介质层和所述蚀刻停止层以形成开口，其中所述第一金属特征暴露于所述开口；对所述第一金属特征的表面层进行氧化，以在所述第一金属特征的表面形成金属氧化物层；执行还原反应，以将所述金属氧化物层还原回元素金属；以及执行自底向上沉积工艺，以在所述开口中沉积钨插塞。

根据本公开的又一实施例，提供了一种集成电路器件，包括：第一金属特征，所述第一金属特征包括第一部分和在所述第一部分上方的第二部分，其中，所述第二部分包括选自基本上由硅、硼、磷、砷、以及其组合组成的群组的元素，并且所述第一部分不包括所述元素；电介质层，在所述第一金属特征上方；以及第二金属特征，所述第二金属特征在所述第一金属特征上方并且具有所述电介质层中的一部分，其中，所述第二金属特征包括第三部分和在所述第三部分上方的第四部分，其中所述第三部分在所述第二部分上方并与所述第二部分接触以形成其间的界面，并且其中，所述第三部分包括所述元素，并且所述第四部分不包括所述元素。

附图说明

在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1-7、8A、8B、9、10、11A、11B和12-16示出了根据一些实施例的鳍式场效应晶体管(FinFET)和接触插塞的形成中的中间阶段的透视图和横截面图。

图17示出了根据一些实施例的FinFET和接触插塞的横截面图。

图18至图20示出了根据一些实施例的FinFET和接触插塞的形成中的中间阶段的透视图和横截面图。

图21示出了根据一些实施例的FinFET和接触插塞的横截面图。