[发明专利]一种提高FOPLP芯片线路良率的封装方法

权利要求书

1.一种提高FOPLP芯片线路良率的封装方法，其特征在于，包括以下步骤：

S1：提供一载板，于载板的上表面贴上临时键合胶；

S2：将金属框架放置于载板四周外围指定处；

S3：将多块功能芯片的表面朝上贴在临时键合胶上，金属框架围在多块功能芯片的外周；

S4：对多块功能芯片及部分临时键合胶的表面进行塑封，形成一个塑模板件；

S5：对塑模板件进行研磨减薄到进行研磨减薄1μm～1mm，并使其平整；

S6：在塑模板件的上表面贴介电层，并对覆盖在功能芯片表面处的介电层进行激光开孔，使I/O接口露出；

S7：将贴有介电层的塑模板件通过溅射的工序制作一金属种子层覆盖在介电层上；

S8：涂布湿膜，使湿膜覆盖在金属种子层上；

S9：将涂布有湿膜的塑模板件通过曝光显影制作图形，形成裸露的盲孔；

S10：将制作有图形的塑模板件经过等离子体清洁后，通过电镀工序在盲孔上沉铜加厚，制作出重布线层；电镀时，把金属框架接上电源正极，多块多功能芯片接上电源负极，调节电源电压以满足每一块多功能芯片表面电流密度的要求；

S11：将电镀好的塑封板件依次经过去湿膜、闪蚀刻去除多余的金属种子层、植球、去除载板及临时键合胶，切割成单个功能芯片封装。

2.如权利要求1所述的提高FOPLP芯片线路良率的封装方法，其特征在于：S2中，所述金属框架压在所述临时键合胶上。

3.一种提高FOPLP芯片线路良率的封装方法，其特征在于，包括以下步骤：

S1：提供一载板，于载板上放置一金属框架，并将金属框架固定在预设位置；

S2：于载板的表面贴临时键合胶，金属框架围在临时键合胶的外周；

S3：将多块功能芯片的表面朝上贴在临时键合胶上；

S4：对多块功能芯片及部分临时键合胶的表面进行塑封，形成一个塑模板件；

S5：对塑模板件进行研磨减薄1μm～1mm，并使其平整；

S6：在塑模板件的上表面贴介电层，并对覆盖在功能芯片表面处的介电层进行激光开孔，使I/O接口露出；

S7：将贴有介电层的塑模板件通过溅射的工序制作一金属种子层覆盖在介电层上；

S8：涂布湿膜，使湿膜覆盖在金属种子层上；

S9：将涂布有湿膜的塑模板件通过曝光显影制作图形，形成裸露的盲孔；

S10：将制作有图形的塑模板件经过等离子体清洁后，通过电镀工序在盲孔上沉铜加厚，制作出重布线层；电镀时，把金属框架接上电源正极，多块多功能芯片接上电源负极，调节电源电压以满足每一块多功能芯片表面电流密度的要求；

S11：将电镀好的塑封板件依次经过去湿膜、闪蚀刻去除多余的金属种子层、植球、去除载板及临时键合胶，切割成单个功能芯片封装。

4.一种提高FOPLP芯片线路良率的封装方法，其特征在于，包括以下步骤：

S1：提供一金属框架，在金属框架内放置一载板，并将载板固定在预设的位置上；

S2：于载板的表面贴临时键合胶；

S3：将多块功能芯片的表面朝上贴在临时键合胶上；

S4：对多块功能芯片及部分临时键合胶的表面进行塑封，形成一个塑模板件；

S5：对塑模板件进行研磨减薄1μm～1mm，并使其平整；

S6：在塑模板件的上表面贴介电层，并对覆盖在功能芯片表面处的介电层进行激光开孔，使I/O接口露出；

S7：将贴有介电层的塑模板件通过溅射的工序制作一金属种子层覆盖在介电层上；

S8：涂布湿膜，使湿膜覆盖在金属种子层上；

S9：将涂布有湿膜的塑模板件通过曝光显影制作图形，形成裸露的盲孔；

S10：将制作有图形的塑模板件经过等离子体清洁后，通过电镀工序在盲孔上沉铜加厚，制作出重布线层；电镀时，把金属框架接上电源正极，多块多功能芯片接上电源负极，调节电源电压一满足每一块多功能芯片表面电流密度的要求；

S11：将电镀好的塑封板件依次经过去湿膜、闪蚀刻去除多余的金属线路层、植球、去除载板及临时键合胶，切割成单个功能芯片封装。