[发明专利]半导体器件及其制造方法有效
申请号: | 201910743007.5 | 申请日: | 2019-08-13 |
公开(公告)号: | CN110491945B | 公开(公告)日: | 2023-08-15 |
发明(设计)人: | 张武志;曹亚民;周维 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336;H01L29/06 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 戴广志 |
地址: | 201315 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,其特征在于,包括:
沿所述半导体器件的厚度方向,依次包括底层、隔离层以及图形层,所述隔离层包括氧化硅层,所述底层包括硅底层;
所述图形层包括顶层结构、第一N型区域、第一栅极、第二栅极、P型阱、N型漂移区域以及第二N型区域,所述顶层结构包括硅顶层结构;
沿所述半导体器件的宽度方向,所述第一栅极和所述第二栅极相对设置,所述第一N型区域、所述P型阱、所述N型漂移区域以及所述第二N型区域位于所述第一栅极和所述第二栅极之间;
所述第一N型区域、所述P型阱、所述N型漂移区域以及所述第二N型区域沿所述半导体器件的长度方向依次设置。
2.一种半导体器件的制造方法,其特征在于,所述方法包括:
提供一衬底,沿所述衬底的厚度方向,所述衬底依次包括底层、隔离层和顶层,所述底层包括硅底层;
沿所述衬底的长度方向,依次进行第一离子注入和第二离子注入,在所述顶层依次分别形成P型阱和N型漂移区域;
在所述顶层通过刻蚀工艺形成第一沟道和第二沟道,所述第一沟道和所述第二沟道沿所述衬底的宽度方向依次位于所述P型阱和所述N型漂移区域的两侧;
在所述第一沟道填充多晶硅,形成第一栅极,在所述第二沟道填充多晶硅,形成第二栅极;
沿所述衬底的长度方向,在靠近所述第一栅极和所述第二栅极的区域对所述顶层分别进行第三离子和第四离子注入,形成第一N型区域;
沿所述衬底的长度方向,在靠近所述N型漂移区域的区域对所述顶层分别进行所述第三离子注入和所述第四离子注入,形成第二N型区域,所述顶层除所述第一N型区域、所述第一栅极、所述第二栅极、所述P型阱、所述N型漂移区域的其它区域形成顶层结构,所述顶层结构包括硅顶层结构。
3.根据权利要求2所述的方法,其特征在于,所述在所述第一沟道填充多晶硅,形成第一栅极,在所述第二沟道填充多晶硅,形成第二栅极之前,还包括:
在所述第一沟道、所述第二沟道、所述P型阱、所述N型漂移区域以及所述顶层的表面形成栅极氧化层。
4.根据权利要求3所述的方法,其特征在于,所述在所述第一沟道填充多晶硅,形成第一栅极,在所述第二沟道填充多晶硅,形成第二栅极,包括:
通过炉管在所述第一沟道填充所述多晶硅,通过所述炉管在所述第二沟道填充所述多晶硅;
对所述多晶硅通过化学机械抛光CMP工艺进行平坦化处理,得到所述第一栅极和所述第二栅极。
5.根据权利要求2至4任一所述的方法,其特征在于,所述第三离子注入为轻掺杂漏极LDD离子注入。
6.根据权利要求2至4任一所述的方法,其特征在于,所述第四离子注入为源极漏极SDN型离子注入。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910743007.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:P型MOSFET及其制造方法
- 下一篇:栅极环绕场效应晶体管
- 同类专利
- 专利分类