[发明专利]蚀刻方法和半导体器件的制造方法有效
| 申请号： | 201910716800.6 | 申请日： | 2019-08-05 |
| 公开（公告）号： | CN110808228B | 公开（公告）日： | 2023-05-26 |
| 发明（设计）人： | 饗场康;神户乔史 | 申请（专利权）人： | 东京毅力科创株式会社 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/306 |
| 代理公司： | 北京尚诚知识产权代理有限公司 11322 | 代理人： | 龙淳;刘芃茜 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 蚀刻 方法 半导体器件 制造 | ||
本发明提供能够抑制有机绝缘膜的表面粗糙的蚀刻方法和半导体器件的制造方法。该蚀刻方法的特征在于：通过在层叠于层叠结构之上的有机绝缘膜设置的开口对该层叠结构进行蚀刻，其中所述层叠结构是将至少1层氧化硅膜和至少1层氮化硅膜层叠而形成的，上述蚀刻方法包括：第一步骤，其利用由CF系气体和含有氧原子的气体构成的第一处理气体而生成的等离子体，通过上述开口来蚀刻上述层叠结构；和第二步骤，其利用等离子体，通过上述开口对上述层叠结构进行蚀刻，其中上述等离子体是利用由CF系气体和稀有气体构成的或者由CHF系气体和稀有气体构成的第二处理气体而生成的。
技术领域
本发明涉及蚀刻方法和半导体器件的制造方法。
背景技术
已知一种将有机绝缘膜作为掩模进行蚀刻的技术。
专利文献1中公开了一种将有机绝缘膜作为掩模，通过干蚀刻在保护膜绘制图案的技术。
现有技术文献
专利文献
专利文献1：日本特开2013-51421号公报
发明内容
发明要解决的技术问题
在一个方面，本发明提供一种抑制有机绝缘膜的表面粗糙的蚀刻方法和半导体器件的制造方法。
用于解决技术问题的技术方案
为了解决上述技术问题，依照一个方式，能够提供一种蚀刻方法，其特征在于：通过在层叠于层叠结构之上的有机绝缘膜设置的开口对该层叠结构进行蚀刻，其中所述层叠结构是将至少1层氧化硅膜和至少1层氮化硅膜层叠而形成的，上述蚀刻方法包括：第一步骤，其利用由CF系气体和含有氧原子的气体构成的第一处理气体而生成的等离子体，通过上述开口来蚀刻上述层叠结构；和第二步骤，其利用等离子体，通过上述开口对上述层叠结构进行蚀刻，其中上述等离子体是利用由CF系气体和稀有气体构成的或者由CHF系气体和稀有气体构成的第二处理气体而生成的。
发明效果
依照一个方面，能够提供抑制有机绝缘膜的表面粗糙的蚀刻方法和半导体器件的制造方法。
附图说明
图1是一实施方式的等离子体处理装置的结构的截面图。
图2是说明一实施方式的半导体器件的制造步骤的截面示意图。
图3是表示处理气体与有机绝缘膜的表面粗糙程度的关系的一例的表。
图4是表示制造过程中的半导体器件的层叠结构的一例和处理气体的切换的一例的图。
附图标记说明
G 基片
1 主体容器
1a 接地线
1b 支承架
2 电介质壁
3 天线室
4 处理室
3a 侧壁
4a 侧壁
11 喷淋框体
11a 气体流路
11b 气体供给孔
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社，未经东京毅力科创株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910716800.6/2.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
