[发明专利]双列直插式存储器模块（DIMM）可编程加速卡

说明书

中央处理单元(CPU)可以直接耦合到插入到DIMM插槽中的加速器器双列直插式存储器模块(DIMM)卡。CPU可以包括主存储器控制器，其经由低延时双倍数据速率(DDR)接口向加速器DIMM卡发送请求或卸载任务。加速DIMM卡可以包括用于转换所接收的请求的从存储器控制器、用于解码所转换的请求的解码器、用于协调DIMM卡内的数据流的控制电路、可以被动态编程以支持各种各样的定制功能的硬件加速资源、以及用于与各种类型的非易失性和/或易失性存储器接合并且用于与其他类型的存储和处理设备连接的输入输出组件。

本申请要求享有2018年8月20日提交的临时专利申请第62/719,911 号的利益，所述临时专利申请特此通过引用方式全部并入本文。

背景技术

这涉及集成电路，并且更具体而言，涉及硬件加速平台中的可编程集成电路。

可编程集成电路是这样一种集成电路：其可以由用户编程以实现期望的定制逻辑功能。在典型场景中，逻辑设计者使用计算机辅助设计工具来设计定制逻辑电路。当设计过程完成时，计算机辅助设计工具生成配置数据。配置数据被加载到可编程集成电路上的存储器元件中，以将设备配置为执行定制逻辑电路的功能。

可编程设备可以用于大数据、快速数据或高性能计算(HPC)应用中的协处理。例如，可编程设备可以用在数据中心中的应用加速任务中，并且可以在数据中心操作期间被重新编程以执行不同的任务。通过将计算密集型任务从主处理器卸载到可编程设备(有时称为协处理器或加速处理器) 上的高度并行加速资源，主处理器被释放以执行其他关键处理任务。因此，将可编程设备用作硬件加速器可以帮助为端到端云计算、联网、存储、人工智能、自主驾驶、虚拟现实、增强现实、游戏和其他以数据为中心的应用提供改善的速度、延时、功率效率和灵活性。

在此上下文中出现了本文描述的实施例。

附图说明

图1是根据实施例的具有耦合到可编程加速协处理器的主处理器的说明性系统的图。

图2是根据实施例的说明性可编程集成电路的图。

图3是系统的图，在所述系统中主处理器经由高延时路径耦合到可编程加速协处理器。

图4是根据实施例的说明性系统的图，在所述系统中主处理器耦合到可编程加速器双列直插式存储器模块(DIMM)卡。

图5是根据实施例的说明性可编程加速器DIMM卡的图。

图6是根据实施例的用于操作图4和5所示的可编程加速器DIMM卡的说明性步骤的流程图。

图7是根据实施例的示出可以由图4的系统执行的各种任务的计算时间的图。

具体实施方式

本实施例涉及一种系统，其中，主处理器(例如，中央处理单元或CPU) 耦合到可编程加速设备，所述可编程加速设备形成在双列直插式存储器模块(DIMM)卡上。DIMM卡还可以包括各种类型的存储器设备，不限于耦合到可编程加速设备并由可编程加速设备访问的动态随机存取存储器 (DRAM)。

主处理器具有主存储器控制器，其经由低延时路径与DIMM卡通信。由于主处理器与DIMM卡之间的通信路径是延时敏感的，因此DIMM卡可能具有从存储器控制器，所述从存储器控制器使用双倍数据速率(DDR) 协议(例如，事务DDR(DDR-T)协议或任何非易失性存储器协议)来与 CPU上的主存储器控制器接合。在该示例中，需要在DIMM卡中的存储器上执行的计算操作被编码并作为DDR-T事务而被发送到可编程加速设备。由于使用可编程加速设备来访问DIMM卡上的存储器，因此可以使用可编程设备上的可编程输入-输出(IO)组件来实现任何存储器接口，同时将CPU 的接口保持为DDR-T。