[发明专利]一种用于逐次逼近型模数转换器的失调自校正动态比较器

说明书

本发明公开了一种用于逐次逼近型模数转换器的失调自校正动态比较器，其通过对传统逐次逼近型模数转换器中的动态比较器进行改进，使得动态比较器能够进行失调校正，通过比较器输出端产生的时钟信号来控制NMOS和PMOS的开断，并根据电荷重分配的原理来进行自校正，避免了引入放大器来降低失调产生的静态功耗，从而降低了比较器功耗。本发明有效地利用了电荷重分配的原理，可以调节校正电容和充放电电容的容值来有效地提高校正精度，并将动态比较器的校正过程和在逐次逼近型模数转换器系统中比较过程隔开，避免系统对失调校正过程的影响，可以减少动态比较器的失调电压，提高动态比较器的精度。

技术领域

本发明属于模数转换技术领域，具体涉及一种用于逐次逼近型模数转换器的失调自校正动态比较器。

背景技术

在自然界中，产生的大多数信号在宏观上都是模拟量，比如温度、压力、声音或者触摸信号等，这些信号最终都必须在数字领域进行多方面的处理，所以每个系统都需要一个模数转化器ADC和数字信号处理器DSP组成。超大规模集成电路的发展，掀起了使用数字处理技术的高潮，促进人们必须重视模拟和数字系统间接口部件的作用，模数转换器成为了连接模拟信号和数字信号的桥梁；在信息化高速发展的今天，模数转换器是测量设备、各种转换和显示信息系统的重要组成部分，因此模数转换器是一个系统中的重要模块，它的性能高低直接决定了电子信息处理系统的性能。

ADC种类有很多种，包括并行、逐次逼近型、积分型、流水线型和∑-Δ型ADC等，不同类型ADC的速度、精度以及功耗会不同，因此对于不同的系统所选择的ADC也会不同；而逐次逼近型ADC多应用在一些低功耗、中高精度的系统中，如图1所示，它主要包括四个模块：采样保持模块、比较器模块、电容阵列模块以及逐次逼近寄存器模块等；逐次逼近型ADC的工作原理如图1所示：首先输入的模拟信号经过采样保持模块之后送入比较器，和DAC阵列产生的参考电压进行比较，逐次逼近寄存器根据比较器的输出结果来控制电容阵列的电容切换，改变了参考电平从而进行下一次比较，最后输出的数字结果就是ADC的输出量。

近年来，随着集成电路技术的快速发展，不断推动逐次逼近型ADC向低压、低功耗、高速、高精度的方向发展，而作为逐次逼近型ADC的关键模块，比较器的速度和精度影响着整个ADC的性能，其中动态比较器因其可实现高速，并且不消耗系统的静态功耗的特点，常常被使用。为了进一步提高动态比较器的性能，往往要求在高速下仍能保持高精度的性能，其中失调电压直接关系着比较器的精度；现有技术中降低失调的方法有在比较器前加入放大级的结构，但是加入放大级增加了系统功耗，也会影响比较器的速度。

发明内容

鉴于上述，本发明提供了一种用于逐次逼近型模数转换器的失调自校正动态比较器，能够使得每次根据比较器的输出结果进行失调自校正；校正时钟由动态比较器的输出信号产生，将动态比较器的校正过程和在逐次逼近型模数转换器系统中比较过程隔开，避免系统对失调校正过程的影响，提高校正精度；利用电荷重分配的原理进行校正，不消耗静态功耗，降低了系统功耗。

一种用于逐次逼近型模数转换器的失调自校正动态比较器，包括动态比较电路、失调校正电路和时钟控制电路；其中：

所述时钟控制电路用于产生以下三组时钟信号：

时钟信号CAL，用于对失调校正电路进行控制；

时钟信号CALB，用于给失调校正电路中的校正电容进行预充电，使其电压达到共模电平；

时钟信号CLK，用于动态比较电路的复位以及比较阶段的控制；

所述动态比较电路用于对两路差分输入信号inn和inp进行比较，并在时钟信号CLK的控制下逐次产生两路差分比较信号outn和outp；

所述失调校正电路在时钟信号CAL和CALB的控制下进入失调校正模式，根据所述差分比较信号使对应的校正电容进行充放电，通过改变电荷大小来改变电容电压大小，以对动态比较电路进行失调校正。