[发明专利]一种突触晶体管、器件及其制造方法、运算阵列

说明书

本发明提供一种突触晶体管、突触器件及其制造方法、运算阵列。器件或晶体管的沟道层的材料为具有铁电特性的半导体材料，可以利用半导体材料的铁电特性，通过栅极或者源极、漏极向沟道层施加电压，使得沟道层中的铁电畴发生极化翻转，铁电畴的改变会使得沟道层的电导发生变化，从而，可以通过该电导的改变模拟突触行为，这样，就实现了用一个晶体管或器件来模拟一个突触行为，有利于芯片的小型化及集成化，与现有硅基工艺的兼容，并能降低功耗。

技术领域

本发明涉及人工智能及半导体器件、制造领域，特别涉及一种突触晶体管、器件及其制造方法、运算阵列。

背景技术

人工神经网络是模仿生物大脑，尤其是人脑，神经突触的行为特征，进行分布式并行信息处理的算法数学模型，可以广泛应用于人工智能领域。

在神经形态计算处理过程中，包含了大量的矩阵运算，目前主要通过计算机处理器和存储器来实现运算过程。但随着矩阵规模的不断增大，对计算机处理器的计算效率提出了挑战。目前，用于神经形态计算的存算一体处理芯片应运而生，相较于现有的基于冯·诺依曼架构的计算机，神经形态计算能够大幅提升数据处理能力和机器学习能力，能耗和体积却要小得多，将引领高性能计算和人工智能的下一阶段。

目前，在一些神经形态计算的应用中，提出了采用硅基的CMOS(ComplementaryMetal Oxide Semiconductor，互补型金属氧化物半导体)场效应晶体管来模拟突触行为，这种方式的计算效率远胜于现有计算机的计算效率。然而，在这种方式中，模拟一个突触行为往往需要多个CMOS晶体管，使得芯片的集成度不高，且功耗高。此外，在一些研究和应用中，还提出了采用一个晶体管模拟一个突触行为的器件，例如忆阻器(memristor)、相变存储器(phase-change RAM)、自旋存储器(spin RAM)、铁电存储器(ferroelectic RAM)，这些器件具有结构和工艺简单的特点，但器件的工作速率上并不理想。另外，在一些研究中，还提出了用MoO₃、石墨烯、WSe₂等二维材料作为沟道制备出三端的突触晶体管，然而其栅介质仍采用离子液体或固体电解质，这些器件难以小型化和集成化。

发明内容

有鉴于此，本发明的目的在于提供一种突触晶体管、器件及其制造方法、运算阵列，实现一个晶体管或器件即可以模拟一个突触行为，有利于芯片的小型化及集成化，与现有硅基工艺的兼容，并能降低功耗。

为实现上述目的，本发明有如下技术方案：

一种突触晶体管，包括：

沟道层，所述沟道层的材料为具有铁电特性的半导体材料；

所述沟道层表面上的栅极；

所述栅极与所述沟道层之间的栅介质层；

分别与所述沟道层直接接触的源极和漏极。

可选地，所述沟道层的材料包括：In₂Se₃、GeTe、SnTe、WTe₂、MoTe₂、掺Li的ZnO、或ABP₂X₆，或它们的组合，其中，A为Ag或Cu，B为Bi或In，X为S或Se。

可选地，所述栅极为导电性衬底；则，

所述栅介质层位于所述导电性衬底之上，所述沟道层位于所述栅介质层表面之上，所述源极和所述漏极间隔设置于所述沟道层上。

可选地，还包括：绝缘性支撑衬底；则，

所述沟道层位于所述绝缘性支撑衬底之上，所述栅介质层及所述栅极依次设置于所述沟道层表面之上。

可选地，所述沟道层位于所述绝缘性支撑衬底之上，所述栅介质层及所述栅极依次设置于所述沟道层表面之上。