[发明专利]跨芯片维护缓存一致性策略的装置与方法

权利要求书

1.一种跨芯片维护缓存一致性策略的装置，其特征在于，包括：

第一探测过滤器模块，设置在第一芯片的接口处，用于在监测到第二芯片的第一主设备发送的读所述第一芯片的内存的请求时，若判断获知所述第一芯片的内存的地址存储在所述第二芯片的任一第二主设备的缓存中，则通过所述第二芯片的第二探测过滤器模块向该任一第二主设备发送探测信息，以使该任一第二主设备根据所述探测信息将所述第一芯片的内存的地址写入所述第一主设备的缓存中，其中，所述第一芯片和第二芯片共享彼此的内存，所述第一主设备和第二主设备需要维护缓存一致性策略。

2.根据权利要求1所述的装置，其特征在于，所述第一探测过滤器模块，具体用于：

从所述第二探测过滤器模块中获取所述第二主设备对所述第一芯片的内存的地址的存储状态；

对于每一第二主设备，若该第二主设备对所述第一芯片的内存的地址的存储状态为有效，则确定所述第一芯片的内存的地址存储在该第二主设备的缓存中。

3.一种跨芯片维护缓存一致性策略的装置，其特征在于，包括：

第二探测过滤器模块，设置在第二芯片中，用于接收设置在第一芯片的接口处的第一探测过滤器模块发送的探测信息，并将所述探测信息发送给相应的主设备，记该主设备为第二主设备，以使该第二主设备根据所述探测信息将所述第一芯片的内存的地址写入第一主设备的缓存中，其中，所述第一芯片和第二芯片共享彼此的内存，所述第一主设备和该第二主设备为所述第二芯片的需要维护缓存一致性策略的主设备，该第二主设备的缓存中存储有所述第一芯片的内存的地址。

4.根据权利要求3所述的装置，其特征在于，所述第二探测过滤器模块存储有所述第二芯片的需要维护缓存一致性策略的主设备对所述第一芯片的内存的地址的存储状态。

5.根据权利要求4所述的装置，其特征在于，对于所述第二芯片的需要维护缓存一致性策略的主设备中的任一主设备，记该主设备为第三主设备，所述第三主设备对所述第一芯片的内存的地址的存储状态按照如下方式更新：

所述第二探测过滤器模块在监测到所述第三主设备发送的读所述第一芯片的内存的请求或写所述第一芯片的内存的请求时，若判断获知所述第一芯片的内存的地址未存储在所述第二芯片的需要维护缓存一致性策略的任一个主设备的缓存中，且所述第一芯片的内存的地址是可缓存的，则设置所述第三主设备对所述第一芯片的内存的地址的存储状态为有效；

所述第二探测过滤器模块在监测到所述第三主设备发送的写所述第一芯片的内存的请求时，若判断获知所述第一芯片的内存的地址存储在所述第二芯片的需要维护缓存一致性策略的主设备中除所述第三主设备外的一个主设备的缓存中，则将该缓存中存储有所述第一芯片的内存的地址的主设备对所述第一芯片的内存的地址的存储状态修改为所述第三主设备对所述第一芯片的内存的地址的存储状态为有效；

所述第二探测过滤器模块在监测到所述第一芯片的主设备发送的写所述第二芯片的内存的请求时，若判断获知所述第二芯片的内存的地址存储在所述第三主设备的缓存中，则将所述第三主设备对所述第一芯片的内存的地址的存储状态修改为无效。

6.根据权利要求4所述的装置，其特征在于，所述第二探测过滤器模块，还用于将该第二主设备对所述第一芯片的内存的地址的存储状态修改为所述第一主设备对所述第一芯片的内存的地址的存储状态为有效。

7.根据权利要求3所述的装置，其特征在于，所述第二探测过滤器模块，还用于接收所述第一探测过滤器模块发送的缓存清空消息，根据所述缓存清空消息将所述第二芯片的需要维护缓存一致性策略的主设备中对应的主设备对所述第一芯片的内存的地址的存储状态修改为无效。