[发明专利]使用晶片到晶片接合的具有共享控制电路的三维（3D）闪存存储器

权利要求书

1.一种非易失性存储装置，包括：

第一管芯，所述第一管芯包括非易失性存储单元的第一三维(3D)阵列和CMOS(互补金属氧化物半导体)电路；以及

与所述第一管芯垂直堆叠并接合的第二管芯，所述第二管芯包括非易失性存储单元的第二3D阵列，所述第一管芯的所述CMOS电路的至少一部分用于访问所述第一管芯的非易失性存储单元的所述第一3D阵列和所述第二管芯的非易失性存储单元的所述第二3D阵列。

2.根据权利要求1所述的非易失性存储装置，其中：

所述第一管芯的所述CMOS电路设置在非易失性存储单元的所述第一3D阵列和非易失性存储单元的所述第二3D阵列之间。

3.根据权利要求2所述的非易失性存储装置，其中：

所述第二管芯还包括用于访问非易失性存储单元的所述第一3D阵列和所述第二3D阵列的第二CMOS电路。

4.根据权利要求3所述的非易失性存储装置，其中：

共享CMOS电路的一部分被包括在所述第一管芯的所述第一CMOS电路中，并且所述共享CMOS电路的剩余部分被包括在所述第二管芯的所述第二CMOS电路中，所述共享CMOS电路包括电荷泵、静态页面缓冲器、IO、控制逻辑和字符串驱动器中的一个或多个。

5.根据权利要求3所述的非易失性存储装置，其中：

共享字符串驱动器电路用于访问非易失性存储单元的所述第一3D阵列和所述第二3D阵列；以及

用于非易失性存储单元的所述第一3D阵列和所述第二3D阵列的所述字符串驱动器电路的一部分被包括在所述第一管芯的所述CMOS电路中，并且字符串驱动器电路的剩余部分被包括在所述第二管芯的所述第二CMOS电路中。

6.根据权利要求4所述的非易失性存储装置，其中：

所述共享CMOS电路的在所述第一管芯上的所述部分包括第一类晶体管，并且所述共享CMOS电路的在所述第二管芯上的所述剩余部分包括第二类晶体管。

7.根据权利要求6所述的非易失性存储装置，其中：

所述第一类晶体管包括高电压晶体管，并且所述第二类晶体管包括低电压晶体管。

8.根据权利要求1所述的非易失性存储装置，还包括：

与所述第一管芯或所述第二管芯垂直堆叠并接合的第三管芯，所述第三管芯包括非易失性存储单元的第三3D阵列，所述第一管芯的所述CMOS电路用于访问非易失性存储单元的所述第三3D阵列。

9.根据权利要求3所述的非易失性存储装置，其中：

所述第一管芯的层相对于所述第二管芯以相反的顺序设置；

所述第一管芯的所述CMOS电路的导电接触部与所述第二管芯的所述第二CMOS电路的导电接触部接合。

10.根据权利要求3所述的非易失性存储装置，还包括：

所述第一CMOS电路的导电接触部和所述第二CMOS电路的导电接触部之间的接合焊盘。

11.一种系统，包括：

处理器；以及

与所述处理器耦合的非易失性存储装置，所述存储装置包括：

第一管芯，所述第一管芯包括非易失性存储单元的第一三维(3D)阵列和用于访问非易失性存储单元的所述第一3D阵列的CMOS(互补金属氧化物半导体)电路；以及

与所述第一管芯垂直堆叠并接合的第二管芯，所述第二管芯包括非易失性存储单元的第二3D阵列，所述第一管芯的所述CMOS电路用于访问所述第二管芯的非易失性存储单元的所述第二3D阵列。

12.根据权利要求11所述的系统，其中：

所述第一管芯的所述CMOS电路设置在非易失性存储单元的所述第一3D阵列和非易失性存储单元的所述第二3D阵列之间。