[发明专利]半导体器件及其制造方法

说明书

提供了一种半导体器件，其包括：下布线；层间绝缘膜，位于下布线上方并包括具有第一密度的第一部分和位于第一部分上的第二部分，第一部分和第二部分具有相同的材料，第二部分具有小于第一密度的第二密度；上布线，位于层间绝缘膜的第二部分中；以及通路，至少部分地位于层间绝缘膜的第一部分中，通路连接上布线和下布线。

相关申请的交叉引用

通过引用将于2018年8月7日在韩国知识产权局提交的名为“SemiconductorDevice and Method for Fabricating the Same”(半导体器件及其制造方法)的韩国专利申请No.10-2018-0091638全文结合于本申请中。

技术领域

本公开涉及半导体器件及其制造方法。

背景技术

近年来，随着半导体元件的缩小化因电子技术的发展而快速进步，需要半导体芯片具有更高集成度和更低功耗。结果，电路部件之间(例如，布线之间)的间隔逐渐减小，并且布线的纵横比增大。

发明内容

根据一些实施例，一种半导体器件可以包括：下布线；层间绝缘膜，所述层间绝缘膜位于所述下布线上方，并包括具有第一密度的第一部分和位于所述第一部分上的第二部分，所述第一部分和所述第二部分具有相同的材料，所述第二部分具有小于所述第一密度的第二密度；上布线，所述上布线位于所述层间绝缘膜的所述第二部分中；以及通路，所述通路至少部分地位于所述层间绝缘膜的所述第一部分中，所述通路连接所述上布线和所述下布线。

根据一些实施例，一种半导体器件可以包括：第一下布线和第二下布线，所述第一下布线和所述第二下布线彼此相隔第一距离；第一上布线，所述第一上布线设置在所述第一下布线上；以及通路，所述通路连接所述第一下布线和所述第一上布线，并且包括具有第一斜率的第一侧壁，其中，以所述第一斜率测量的所述第二下布线与所述通路之间的第二距离大于所述第一距离。

根据一些实施例，一种用于制造半导体器件的方法可以包括：形成下布线；在所述下布线上形成层间绝缘膜，所述层间绝缘膜包括具有第一密度的第一部分和在所述第一部分上且具有小于所述第一密度的第二密度的第二部分，所述第一部分和所述第二部分包括相同的材料；在所述层间绝缘膜上形成第一掩模图案；使用所述第一掩模图案作为蚀刻掩模，去除所述层间绝缘膜的所述第一部分的至少一部分和所述层间绝缘膜的所述第二部分的至少一部分；形成用于暴露所述下布线的沟槽；以及形成用于填充所述沟槽的通路，其中，当去除所述层间绝缘膜的所述第一部分的至少一部分和所述层间绝缘膜的所述第二部分的至少一部分时，所述层间绝缘膜的所述第一部分的第一蚀刻速率小于所述层间绝缘膜的所述第二部分的第二蚀刻速率。

附图说明

通过参考附图详细描述示例性实施例，对于本领域技术人员而言特征将变得显而易见，其中：

图1示出了根据一些实施例的半导体器件的布局图。

图2示出了沿着图1的线I-I′的横截面视图。

图3示出了图2的部分R的放大视图。

图4示出了根据一些其他实施例的沿着图1的线I-I′的横截面视图。

图5示出了根据另一实施例的沿着图1的线I-I′的横截面视图。

图6示出了根据另一实施例的沿着图1的线I-I′的横截面视图。

图7至图12示出了根据一些实施例的用于制造半导体器件的方法中的各阶段的示例性横截面视图。

具体实施方式

图1是根据一些实施例的半导体器件的布局图。图2是沿图1的线I-I′截取的横截面视图，图3是图2的部分R的放大图。图1示出了为了便于描述而省略了一些构成元件(例如，蚀刻停止膜和层间绝缘膜)的构造。