[发明专利]小数分频电路及采用该电路的接口时钟分频电路

说明书

本发明涉及一种小数分频电路，其中所述小数分频电路的分频因子包括整数部分ARR和小数部分，其中所述小数分频电路的输出频率f_cko为：f_cko＝f_cki/(ARR+(FRACT/2ⁿ))，其中f_cki为输入频率，FRACT为小数部分乘以2ⁿ以后的整数舍入值，并且n为正整数。此外，本发明还涉及一种接口时钟分频电路以及一种用于运行小数分频电路的方法。通过本发明，可以精准地通过分频产生所期望的各种目标频率，而不需要额外的晶振锁相环，而是可直接使用例如MCU系统的系统时钟，从而降低芯片的面积及功耗。

技术领域

本发明总的来说涉及数字电路中的时钟分频电路，具体而言涉及一种小数分频电路。此外，本发明还涉及一种接口时钟分频电路以及一种用于运行小数分频电路的方法。

背景技术

在如今的智能多媒体的时代，移动电子设备已经深入人们的生活。音频数据的采集、处理和传输是智能多媒体的重要部分。目前主要的数字音频传输标准为飞利浦公司制定的I2S(Inter-IC Sound)总线接口协议、以及在其基础上衍生出的MSB、LSB、PCM模式的I2S总线协议。这些协议规定了数字音频数据的格式。所述协议的主机(Master)需要提供一个串行传输位时钟BCK，以驱动从机(Slave)芯片的主时钟MCK以及字选择WS时钟。

在音频采样率为f_s时，位时钟BCK的频率应当为f_s*64(通道长度为32)或f_s*32(通道长度为16)，主时钟MCK的频率应当为f_s*256。

音频的采样时钟有以下几种：8KHz、11.025KHz、16KHz、22.05KHz、24KHz、32KHz、44.1KHz、48KHz、88.2KHz、96KHz、192KHz等，采样位数可以为12bits、16bits、20bits、24bits、32bits等。传输的通道长度主要有16与32两种。通道长度为16时可以传输采样位数为12与16位的音频；通道长度为32时可以传输以上所有的采样位数的音频。字选择WS信号是由位时钟BCK根据传输的通道长度分频得到，因此根据不同的采样频率与通道长度，需要不同频率的串行位时钟BCK。以32位的通道长度为例，当采样频率为32KHz、44.1KHz、48KHz时，所需要的BCK的时钟频率分别应当为2.048MHz、2.822MHz、3.072MHz。如果需要主时钟MCK输出则MCK的频率分别应当为8.192MHz、11.288MHz、12.288MHz。

目前，需要一种能够产生精准分频的低成本方案。

发明内容

本发明的任务是提供一种小数分频电路、一种接口时钟分频电路、以及一种用于运行小数分频电路的方法，通过所述小数分频电路、所述接口时钟分频电路和/或所述方法，可以精准地通过分频产生所期望的各种目标频率，而不需要额外的晶振锁相环，而是可直接使用例如MCU系统的系统时钟，从而降低芯片的面积及功耗。

在本发明的第一方面，前述任务通过一种小数分频电路来解决，其中所述小数分频电路的分频因子包括整数部分ARR和小数部分，其中所述小数分频电路的输出频率f_cko为：

f_cko＝f_cki/(ARR+(FRACT/2ⁿ))，

其中f_cki为输入频率，FRACT为小数部分乘以2ⁿ以后的整数舍入值，并且n为正整数。

在此应当指出，本发明的小数分频电路可采用多种方式来实现、例如重载计数器加运算单元、重载计数器加加法器、重载计数器加寄存器等等。在重载计数器加运算单元的情况下，根据n的不同，选择不同位数的运算单元以及运算方法。

在本发明的一个优选方案中规定，所述小数分频电路包括：