[发明专利]一种栅驱动工艺的高压自屏蔽结构

说明书

本发明提供一种栅驱动工艺的高压自屏蔽结构，高耐压场效应管、高耐压隔离环、连接于所述高耐压场效应管与所述高耐压隔离环之间的高压互连区；所述高耐压场效应管、高压互连区、高耐压隔离环三者构成封闭环式的高压自屏蔽结构；所述高压互连区的横截面结构为狭长弧度结构，用于产生可调的寄生N‑EPI电阻。本发明利用N‑EPI本身的电阻特性及版图布局优化，针对版图高压互连区域进行特殊的弧度处理，利用弧度的大小，实现可调的N‑EPI电阻。这种高压互连结构，省去了PTOP注入，在保证电路高集成化的前提下，简化了生产工艺流程，节省了工艺流片成本。

技术领域

本发明涉及集成电路制造领域，特别是涉及一种栅驱动工艺的高压自屏蔽结构。

背景技术

在高压集成电路设计中，一种需要高端电压电路和低端电压电路同时兼容在同一芯片电路上的半桥驱动电路应用中，具有高端电压区域High-side和低端电压区域Low-side。参考图1，图1显示为现有技术中的高压自屏蔽横截面结构示意图。高压自屏蔽结构由三种耐压结构组成：高耐压场效应管，作为电压平移level shift，高耐压隔离环(HVIR)及两者之间的高压互连区，彼此相互连接形成闭环结构，闭环内部为高端电压区域，闭环外侧为低端电压区域。高耐压场效应管由IC内部电路逻辑控制信号来控制开启和关断，以实现低端到高端的电压平移作用。高耐压隔离环环绕整个高端电压电路部分，实现对低端的耐压。高耐压场效应管和高耐压隔离环HVIR两者之间的高压过渡区，实现由高耐压场效应管到高耐压隔离环结构的耐压过渡。

图2是图1在AA处剖面图。由图2可知，利用HVLDMOS来同时满足隔离环及电路电压平移level shift的功能，从现有技术来看，高端电压区域high-side，电源VB与LDMOS的漏极VD之间有电阻及Zener嵌位保护，利用high-side工作时的高压自耗尽效应，形成VB与VD之间的寄生电阻。现有技术中的高压自屏蔽结构中，注入PTOP层以实现寄生电阻，可见，现有的高压自屏蔽结构工艺复杂，工艺成本高昂。

因此，需要提出一种新的栅驱动工艺的高压自屏蔽结构来解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种栅驱动工艺的高压自屏蔽结构，用于解决现有技术中由于高压自屏蔽结构中串联由电阻以实现电源与场效应管漏极之间的寄生电阻而导致工艺复杂和生产成本高昂的问题。

为实现上述目的及其他相关目的，本发明提供一种栅驱动工艺的高压自屏蔽结构，至少包括：高耐压场效应管、高耐压隔离环、连接于所述高耐压场效应管与所述高耐压隔离环之间的高压互连区；所述高耐压场效应管、高压互连区、高耐压隔离环三者构成封闭环式的高压自屏蔽结构；所述高压互连区的横截面结构为狭长弧度结构，用于产生可调的寄生N-EPI电阻。

优选地，位于所述高压自屏蔽结构内部的区域为高端电压区域，位于所述高压自屏蔽结构外部的区域为低端电压区域。

优选地，所述高压自屏蔽结构的横截面内部区域为方形区域；所述高耐压场效应管为LDMOS，并且构成所述高压自屏蔽结构的所述LDMOS部分位于所述封闭环的两端。

优选地，所述高压自屏蔽结构两端的LDMOS部分，其横截面为圆弧形，所述圆弧形的LDMOS部分连接于横截面为狭长弧形结构的高压互连区。

优选地，所述横截面为圆弧形的LDMOS部分，其漏极VD位于所述圆弧形的内部。

优选地，所述LDMOS部分包括：P型基底、位于所述P型基底上的外延层，靠近所述低端电压区域的所述LDMOS的源极，靠近所述高压互连区的所述LDMOS的漏极，位于所述源极和漏极之间的栅极。