[发明专利]一种通用的卷积-池化同步处理卷积核系统

说明书

本发明公开了一种通用的卷积‑池化同步处理卷积核系统，属于机器学习中卷积神经网络加速技术领域。针对现有的机器学习方法采用软件实现，存在计算能力有限，成本较高等问题，本发明采用硬件设计实现机器学习，以卷积‑池化同步处理的方式来实现对卷积神经网络进行加速的目的，能够在准确率不改变的前提下，能够快速、低功耗、高效率的实现机器学习。现有的卷积神经网络通常的卷积核为固定大小，不能够适应各种设计需要，本发明中的卷积核，能够改变卷积核大小、步长等参数，能够适应各种情况下的设计需要。

技术领域

本发明属于机器学习中卷积神经网络加速技术领域。

技术背景

人工智能(Artificial Intelligence)是当今时代的一大发展趋势，被广泛的应用于计算机、医学、生物、机械等诸多领域。机器学习(Machine Learning)作为其中一个重要分支，在近些年里得到了广泛的关注，实现了迅猛的发展。其能够通过大量的数据样本，进行多次训练，得到理想的效果，被广泛应用于图像识别、物体跟踪、语音处理等领域。卷积神经网络(Convolutional Neural Network,CNN)是机器学习的重要方法之一，吸引了大量学者从事研究。其中，Lenet、Alexnet、VGG等是其较具代表性的模型，在实际应用中有着出色的表现。

机器学习于上个世纪五十年代兴起，经历了十几年的发展，在二十世纪六十年代中到七十年代末，由于当时计算机的计算能力有限，机器学习的发展处于停滞阶段。到上个世纪七十年代末开始，随着计算机处理能力的提升，机器学习掀起第二次热潮。现如今，随着计算机和大数据的发展，机器学习方法得到了前所未有的发展。然而，随着数据量的不断增大和层次的不断加深，CPU的处理能力已经无法较好地适应其发展。这时，GPU涌现出来。然而，GPU在计算能力上虽然有一定的提升，但就算能力仍旧有限，并且成本较高。因此，现在的发展趋势逐渐偏向于使用硬件实现机器学习算法。其速度快、功耗低、效率高，使其具有光明的发展前景。并且，使用硬件对卷积神经网络进行加速，也是未来的一个重要的发展方向。

发明内容

本发明的目的是为了解决现有技术的不足，提出了一种卷积神经网络的硬件加速方案，能够在准确率不改变的前提下，通过卷积-池化同步处理来实现对卷积神经进行加速的目的。

一种通用的卷积-池化同步处理卷积核系统，由九个处理单元、12个输入端口和3个输出端口组成；处理单元包括：权重寄存器、图像寄存器、存储器单元、乘法单元、加法单元、激活函数单元、池化单元、第一计数单元和第二计数单元；

12个输入端口分别为时钟输入端口clk、复位端口rstn、输入权重偏置有效信号端口wren、权重偏置输入端口wb、图像输入有效信号端口pren、图像输入端口p、图像宽度像素数量输入端口npx、图像长度像素数量输入端口npy、卷积核大小输入端口nc、步长大小输入端口st、填充(padding)大小输入端口pa和池化类型输入端口po；

3个输出端口分别为卷积结果输出端口r、输出结果有效信号端口rl和卷积完成信号d。

1)时钟输入端口clk以恒定时长的交替高低电平信号输入系统用于计时；经过复位端口rstn向系统输入高电平的复位信号，各处理单元在该信号指示下进行卷积-池化同步处理；

系统在复位完成后，通过图像宽度像素数量输入端口npx、图像长度像素数量输入端口npy、卷积核大小输入端口nc、步长大小输入端口st、填充(padding)大小输入端口pa和池化类型输入端口po将卷积和图像的各个参数输入系统；

系统在接收到由输入权重偏置有效信号端口wren接收到权重有效高信号后，将由权重偏置输入端口wb输入的卷积核权重数值和偏置数值存入权重寄存器中，卷积核权重和偏置输入完毕后，输入权重偏置有效信号变为无效低信号；