[发明专利]一种3D NAND存储器件的制造方法

说明书

本发明提供一种3D NAND存储器件的制造方法，在堆叠层中形成存储单元串之后，在台阶区的介质层之上形成介质材料的隔离层，之后，利用贯通堆叠层的栅线缝隙，进行堆叠层中牺牲层的替换，在将牺牲层替换为栅极层后，进行栅线缝隙的填充以及平坦化工艺，在栅线缝隙中形成共源接触，且平坦化工艺以核心存储区的介质层为停止层。这样，在台阶区上额外形成介质材料的隔离层，隔离层将台阶区的介质层抬高，在形成共源接触时，即使在台阶区会存在导电材料的残留，在平坦化时，会将残留的接触材料一并去除，从而，避免台阶区导电材料的残留，提高器件良率。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件的制造方法。

背景技术

NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。

平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。在3D NAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成串存储单元，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的接触引出，从而实现堆叠式的3D NAND存储器件。

在3D NAND存储器件的制造过程中，利用贯通堆叠层的栅线缝隙，进行堆叠层中牺牲层的替换之后，在台阶结构的区域可能会出现凹陷，进而在栅线缝隙形成共源接触时，容易在该凹陷中造成钨(W)残留，钨残留会影响台阶区域的接触工艺，造成器件的失效。

发明内容

有鉴于此，本发明的目的在于提供一种3D NAND存储器件的制造方法，避免台阶区导电材料的残留，提高器件良率。

为实现上述目的，本发明有如下技术方案：

一种3D NAND存储器件的制造方法，包括：

提供衬底，所述衬底中形成有阱区，所述衬底上形成有绝缘层与牺牲层交替层叠的堆叠层，所述堆叠层包括核心存储区以及台阶区，所述台阶区形成有台阶结构，所述核心存储区中形成有存储单元串，所述台阶区形成有贯通至衬底的伪沟道孔，所述堆叠层上覆盖有介质层；

在所述台阶区的介质层上形成介质材料的隔离层；

在所述核心存储区以及台阶区形成贯通至衬底的栅线缝隙，并利用所述栅线缝隙将所述堆叠层中的牺牲层替换为栅极层；

进行栅线缝隙的填充以及平坦化工艺，以在栅线缝隙中形成阱区上的共源接触，所述平坦化工艺以所述核心存储区的介质层为停止层。

可选地，所述进行栅线缝隙的填充以及平坦化工艺，以在栅线缝隙中形成阱区上的共源接触，所述平坦化工艺以所述核心存储区的介质层为停止层，包括：

形成填充部分深度的所述栅线缝隙的第一导电层；

进行第二导电层的沉积，以在栅线缝隙中以及介质层、隔离层上形成第二导电层；

以所述核心存储区的介质层为停止层，进行平坦化工艺，以在栅线缝隙中形成阱区上的共源接触，所述共源接触包括所述第一导电层和其上的第二导电层。

可选地，所述形成填充部分深度的所述栅线缝隙的第一导电层，包括：

进行第一导电层的沉积；

进行所述第一导电层的回刻，以在部分深度的所述栅线缝隙中形成第一导电层。

可选地，所述第一导电层的材料包括多晶硅，所述第二导电层的材料包括钨。

可选地，所述台阶结构的形方法包括：