[发明专利]一种硅基电荷俘获型存储器件及制备方法

说明书

硅基电荷俘获型存储器件，在结构为p‑Si/隧穿层介质/电荷俘获介质/阻挡层介质/栅电极的存储器件中，存储器件由下至上包括衬底、隧穿层、电荷俘获介质层、阻挡层以及栅电极；隧穿层厚度为1～5nm的绝缘层，电荷俘获介质的导带底与p‑Si的导带底具有匹配的能带结构；电荷俘获介质是两种单元氧化物的混合物，且与硅相比两种介质均具有较高的介电系数，介电系数为6～100。制备出的电荷俘获介质的导带底与p‑Si的导带底具有匹配的能带结构，二者势能差值的范围为‑1.5eV～1.5eV，有利于使电子保持在电荷俘获介质内，提高硅基电荷俘获型存储器件的存储性能。

技术领域

本发明涉及微电子行业的存储技术领域，特别是在电荷俘获型半导体存储器件领域。

背景技术

非易失性存储器件是指当外部电源切断后，存储器件里的信息不会丢失，仍能保持一段时间。它常用于移动硬盘、存储卡和U盘等设备。传统非易失性存储器件使用的是闪存(Flash)技术，在此基础上发展出的新型电荷俘获型存储器，能满足未来器件小型化的需求，有助于实现高集成密度、高性能、低成本的存储技术。

但随着器件尺寸的不断减小，10年内电荷的保持性能是判断器件优良的关键指标，提升保持性能是行业内急需的问题。传统器件使用的存储介质材料(如Si₃N₄、HfO₂)的导带底高于p-Si导带底，电子从p-Si隧穿进入电荷俘获介质，较短时间后又会回到p-Si，致使保持性能不佳。

发明内容

鉴于上述问题，本发明的目的在于，提供一种提高硅基电荷俘获型存储器件存储性能的方法，主要是器件与制备方法。基于能带调控理论制备与p-Si导带底匹配的电荷俘获介质薄膜，该层薄膜的加入能有效提高器件保持性能至10年以上。

本发明的技术方案是，硅基电荷俘获型存储器件，在结构为p-Si/隧穿层介质/电荷俘获介质/阻挡层介质/栅电极的存储器件中，存储器件由下至上包括衬底、隧穿层、电荷俘获介质层、阻挡层以及栅电极；隧穿层厚度为1～5nm的绝缘层，电荷俘获介质的导带底与p-Si的导带底具有匹配的能带结构；电荷俘获介质是两种单元氧化物的混合物，且与硅相比两种介质均具有较高的介电系数，为6～100。在结构为p-Si/隧穿层介质/电荷俘获介质/阻挡层介质/栅电极的存储器件结构中，电荷俘获介质的导带底与p-Si的导带底具有匹配的能带结构。

本发明电荷俘获介质的制备方法包括物理沉积方法，如射频磁控溅射方法及电子束蒸发方法等，也可以使用化学沉积方法，如原子层沉积方法(ALD方法)等，且所制备的薄膜具有非晶结构，薄膜厚度为0.5～20nm。

该电荷俘获介质的导带底的势能与p-Si导带底的势能差值的范围为-1.5eV～1.5eV。

该电荷俘获介质其中所包含的一种单元氧化物介质的导带底的势能比p-Si的导带底的势能高，如Si₃N₄、Ta₂O₅、ZrO₂、HfO₂、Al₂O₃、Y₂O₃等，另一种单元氧化物介质的导带底的势能比p-Si的导带底的势能低，如TiO₂和ZnO等。

该电荷俘获介质所包含的两种单元氧化物具有不同的晶体结构，且两种氧化物中的阳离子具有不同的化学价态。这是为了在混合均匀后在两种晶体之间产生界面态(或电荷陷阱)，界面态的数量由界面态密度表述。高的界面态密度有利于实现高的存储密度，同时这些界面态的能级较深，位于复合氧化物的带隙中，电子被俘获得更深，从而使保持性能更好，电子写入擦除速度更快。