[发明专利]针对集成频率合成器实现频率快速校准和扫描的电路结构及方法

说明书

本发明涉及一种实现针对集成频率合成器的频率快速校准和扫描的方法。在合成器VCO校准部分通过深度分析合成器的特性，提出了一种在较短的时间内，占用内存很小的情况下，搜索出合成器在其整个频带内最少需要校准的VCO频率值。本发明使用到的电路结构，包括：DSP处理器，用于进行合成器的数字信号处理；频率合成器，与所述的DSP处理器相连接，用于进行频率快速扫描和校准；掉电非易失存储器，与所述的DSP处理器相连接，用于进行数据存储。通过本方法可快速搜索其频率合成器最少需要校准的VCO频率值并获取校准参数，可以明显的缩短仪器的开机时间加快频率扫描速度。

技术领域

本发明涉及5G通信信号领域，尤其涉及宽带频带信号生成领域，具体是指一种针对集成频率合成器实现频率快速校准和扫描的电路结构及方法。

背景技术

在通信测量仪器中，使用集成的单芯片频率合成器具有成本低、设计周期短、功耗较低以及实现面积小等很多优点，但很多单芯片频率合成器在宽带扫频或者跳频时会存在频率切换时间长或者时间长度不确定等情况。在矢量网络分析等快速扫描仪器中要求在仪器设计的整个频带内都能实现快速频率切换，单芯片频率合成器这种频率切换慢的特点的确给设计人员在产品实现上带来很多实际的困难，甚至无法满足设计或者用户的使用要求，但是集成的单芯片频率合成器上述居多优点。在低成本实现方案中又具有足够和吸引力。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种满足扫描快、频率切换快、适用范围较为广泛的针对集成频率合成器实现频率快速校准和扫描的电路结构及方法。

为了实现上述目的，本发明的针对集成频率合成器实现频率快速校准和扫描的电路结构及方法如下：

该针对集成频率合成器实现频率快速校准和扫描的电路结构，其主要特点是，所述的电路结构包括：

DSP处理器，用于进行合成器的数字信号处理；

频率合成器，与所述的DSP处理器相连接，用于进行频率快速扫描和校准；

掉电非易失存储器，与所述的DSP处理器相连接，用于进行数据存储。

较佳地，所述的频率合成器包括：

压控振荡器频段编程寄存器，与所述的DSP处理器相连接；

压控振荡器增益设定寄存器，与所述的DSP处理器和压控振荡器增益设定寄存器相连接；

压控振荡器核心组，与所述的压控振荡器频段编程寄存器和压控振荡器增益设定寄存器相连接；

压控振荡器核选择寄存器，与所述的压控振荡器核心组相连接；

压控振荡器校准单元，与所述的压控振荡器核选择寄存器相连接。

该基于上述电路结构的实现针对集成频率合成器的频率快速校准和扫描的方法，其主要特点是，所述的方法包括以下步骤：

(1)所述的DSP处理器判断非易失存储器中的校准标识是否进行过压控振荡器校准，如果是，则进行步骤(3)；否则，继续步骤(2)；

(2)所述的频率合成器进行压控振荡器校准，并快速得出合成器在频带内最少需要校准的压控振荡器频率值；

(3)所述的频率合成器对各频点进行快速频率扫描。

较佳地，所述的步骤(2)具体包括以下步骤：

(2.1)对第一压控振荡器核心单元在频段范围内进行校准，并得到最小频段步进值Fstep_min；

(2.2)根据计算得到的最小频段步进值进行其余压控振荡器核心单元频段校准。

较佳地，所述的步骤(2.1)具体包括以下步骤：