[发明专利]可动态配置自重构宽频带频率合成器有效
| 申请号： | 200810046922.0 | 申请日： | 2008-02-22 |
| 公开（公告）号： | CN101242185A | 公开（公告）日： | 2008-08-13 |
| 发明（设计）人： | 邹雪城;张科峰;蔡梦 | 申请（专利权）人： | 华中科技大学 |
| 主分类号： | H03L7/23 | 分类号： | H03L7/23;H03L7/18;H03L7/185;H03L7/197;H03D7/14 |
| 代理公司： | 华中科技大学专利中心 | 代理人： | 曹葆青 |
| 地址： | 430074湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种可动态配置自重构宽频带频率合成器，包括低频合成器、混频合成器、高频合成器、输出选择开关和参数配置重构控制器。参数配置重构控制器提供二进制参数配置信号给其它各部件；低频合成器产生中低输出频率，调制步长小，作为混频合成器的参考频率；高频合成器产生的高频输出频率，调制步长大，作为混频合成器的输入信号；混频合成器对低频合成器和高频合成器输出的频率进行混频，合成出具有较宽频段，分辨率高，并且转换速率快的输出时钟信号。输出选择开关对三路输出频率根据频率选择信号要求选择输出。本发明输出频率的调制步长小，覆盖的频段宽，转换速率快，并且具有良好的可扩展性，可以根据应用环境的要求灵活改变输出频率。 | ||
| 搜索关键词： | 动态 配置 自重 宽频 频率 合成器 | ||
【主权项】：
1、一种可动态配置自重构宽频带频率合成器，其特征在于：它包括低频合成器(2)、混频合成器(3)、高频合成器(4)、输出选择开关(5)和参数配置重构控制器(6)；参数配置重构控制器(6)根据频率选择信号产生8路同步的二进制参数配置信号，分别传送给低频合成器(2)、混频合成器(3)、高频合成器(4)和输出选择开关(5)；低频合成器(2)根据参数配置重构控制器(6)提供的二路同步的二进制参数配置信号，对晶体振荡器(1)提供的参考频率信号进行低倍数的倍频处理，再将处理后的频率信号发送给混频合成器(3)；高频合成器(4)根据参数配置重构控制器(6)提供的二路同步的二进制参数配置信号，对晶体振荡器(1)提供的参考频率信号进行高倍数的倍频处理，再将处理后的频率信号发送给混频合成器(3)；混频合成器(3)根据参数配置重构控制器(6)提供的三路同步的二进制参数配置信号，混合调制低频合成器(2)和高频合成器(4)输出的频率信号，混频后的频率信号传送给输出选择开关(5)；输出选择开关(5)接收参数配置重构控制器(6)输出的开关控制信号，从低频合成器(2)、混频合成器(3)和高频合成器(4)输出的频率信号中选择一个作为输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华中科技大学，未经华中科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810046922.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 北斗射频频率合成器、方法、装置、锁相环及存储介质-202310667690.5
- 何方勇;谷平;高峰;许祥滨 - 泰斗微电子科技有限公司
- 2023-06-06 - 2023-08-29 - H03L7/23
- 本发明公开了一种北斗射频频率合成器、方法、装置、锁相环及存储介质。北斗射频频率合成器包括晶体振荡器、基准分频器、锁相环以及两个不同的分频器，锁相环包括一个接收通路锁相环和一个发射通路锁相环；晶体振荡器，用于产生锁相环所需的基准频率；基准分频器，用于对基准频率进行分频得到锁相环所需的参考频率；一个发射通路锁相环，用于根据参考频率生成北斗信号发射调制所需的发射本振频率；一个接收通路锁相环，用于根据参考频率生成与接收通路相关的射频频率，并将射频频率通过两个不同的分频器进行分频处理，分别得到接收机本振频率和基带参考频率。本发明通过采用双锁相环设计，能够降低功耗和成本。
- 一种频率综合器-202310114327.0
- 易小中;周鹏;董蜀昊 - 成都天锐星通科技有限公司
- 2023-02-15 - 2023-05-09 - H03L7/23
- 本申请提供一种频率综合器，涉及射频技术领域。频率综合器包括频标产生单元、参考产生单元、本振产生单元、混频锁相单元及扩频单元，频标产生单元的第一输出端连接参考产生单元的输入端，频标产生单元的第二输出端连接本振产生单元的输入端，以向参考产生单元、本振产生单元输入输入信号，参考产生单元的输出端连接混频锁相单元的第一输入端，本振产生单元的输出端连接混频锁相单元的第二输入端，通过混频锁相单元输出扩展后的信号，混频锁相单元的输出端连接扩频单元的输入端，通过扩频单元输出扩大带宽的目标信号，使得该频率综合器可以产生超宽带频率覆盖的目标信号，且为小步进、低杂散、低相噪的稳定的信号，满足复杂场景的需求。
- 一种多通道可切换点频源-202223182963.7
- 张采臣 - 成都中科亿信科技有限公司
- 2022-11-29 - 2023-04-07 - H03L7/23
- 本实用新型公开了一种多通道可切换点频源，包括数字锁相环、晶振、二倍频器、锁相环PLL1、锁相环PLL2、12分频器、8分频器、功分器A、功分器B、射频开关A、射频开关B、射频开关C和LC带通滤波器，所述数字锁相环和晶振组成内部参考和输入参考相参电路，内部参考和输入参考相参电路的输入端连接10MHz参考信号，本实用新型提供一种体积小、成本低、调试难度小、控制精度和可靠性高的宽带低杂散低相噪的L波段频率合成器；其合成信号通过分频器后可以输出多种点频信号通过开关滤波组后进行信号的切换。
- 多模式自适应内外参考时钟复用分配电路-202111278167.0
- 马力科;郑百衡;孙德荣;邱伟;彭智 - 西南电子技术研究所(中国电子科技集团公司第十研究所)
- 2021-10-30 - 2023-02-28 - H03L7/23
- 本发明公开的一种多模式自适应内外参考时钟复用分配电路，能自适应复用内外参考时钟，且具备时钟分频分配能力。本发明通过下述技术方案实现：FPGA以含PLL资源的锁定指示信号和接地调试接口控制电路输入模式信号作为判决条件，判断工作模式和外部参考时钟是否正常，通过逻辑判决输出选通信号信号，选择内部或外部参考时钟到次级锁相环电路，实现内外参考时钟自适应复用；末级时钟分配网络对次级锁相环电路输出时钟进行分频，为板级各电路组件提供分频时钟，分别得到各组电路组件的具体时钟频率，以及自适应调试模式、正常工作模式、外参考异常模式和外参考恢复模式等多种工作模式下的参考时钟复用，完成到模块内各电路组件输出时钟的分频和分配。
- 锁相环和时钟同步系统-202211091510.5
- 斯里纳特·斯里达兰;安基·塞瑟;拉贾·普拉布·J;普瓦·乔杜里;桑迪普·萨西;阿卡什·古普塔;吉瓦巴拉蒂·G - 宁波奥拉半导体股份有限公司
- 2022-09-07 - 2022-12-30 - H03L7/23
- 根据本发明的各个方面提供了锁相环(PLL)和时钟同步系统。该锁相环被实施为具有另一个(第二)锁相环来替代受控振荡器。当输出时钟的频率需要已知的频率变化时，除了改变锁相环(第一锁相环)的配置之外，还改变第二锁相环的配置以使输出时钟的频率快速改变。在各种实施例中，通过改变第二锁相环的反馈分频器的除数、第二锁相环中的预分频器中的除数、在第二锁相环中使用的压控振荡器的控制电压以及第二锁相环中的任何其它用户控制点来改变第二锁相环的配置。
- 嵌套的延时锁定环-202111487646.3
- 万海军;李健平;张跃玲 - 苏州聚元微电子股份有限公司
- 2021-12-06 - 2022-12-20 - H03L7/23
- 本发明公开了嵌套的延时锁定环，属于芯片设计技术领域，包括芯片电路环路中两个互相嵌套的延时锁定环(DLL)，第一个延时锁定环(DLL1)能够使数模转换器(DAC)的输出与输入差分时钟(CLKP和CLKN)同步，第二个延时锁定环(DLL2)能够产生与输入差分时钟(CLKN)同频的时钟，进而实现芯片电路环路系统时钟或信号通路总延时的最小化；本发明，通过将芯片电路环路中的两个延时锁定环(DLL)进行互相嵌套，既满足了各自环路时钟和信号的同步要求，又达到芯片电路环路系统总延时最小化的设计目标。
- 一种宽电压域、低抖动时钟分配器电路-202220622003.9
- 王尧;廖春连;田海燕;刘鹏;杨格亮;王楠;贾世旺;赵飞;韩威 - 中国电子科技集团公司第五十四研究所
- 2022-03-22 - 2022-09-16 - H03L7/23
- 本实用新型涉及一种宽电压域、低抖动时钟分配器电路，属于时钟分配器电路领域。包括第一信号接收放大器单元、第二信号接收放大器单元、第一无输入输出置“0”单元、第二无输入输出置“0”单元，第一逻辑判定单元、第二逻辑判定单元、分频路径选择与电压域转换单元、第一锁相环单元、第二锁相环单元、电源电压转换电路、输出逻辑电压域转换单元以及LVDS输出列阵；本实用新型具有输入信号自动检测、宽频带、大电压域、低噪声的特点。
- 一种低相位噪声环路及应用该环路的环路预置方法-202210637748.7
- 赵乾坤 - 成都世源频控技术股份有限公司
- 2022-06-08 - 2022-08-26 - H03L7/23
- 本发明公开了一种低相位噪声环路及应用该环路的环路预置方法，用于解决混频锁相环中易出现的错锁、失锁问题。该环路包括产生预置电压的预置环路，与预置环路相连的高阻电路，混频环锁定时产生压控电压的主环路，与主环路相连的低阻电路，以及与高阻电路和低阻电路相连的匹配电路。本发明的低相位噪声环路可实现单个压控振荡器覆盖一个倍频程的宽带混频环。同时避免了传统宽带混频环采用开关切换预置环路带来的锁定不稳定的问题，解决了混频环的功能性问题，进一步地减小了调试工作量，批量生产时电路一致性较好，适合大规模生产。
- 一种宽电压域、低抖动时钟分配器电路-202210280977.8
- 王尧;廖春连;田海燕;刘鹏;杨格亮;王楠;贾世旺;赵飞;韩威 - 中国电子科技集团公司第五十四研究所
- 2022-03-22 - 2022-06-17 - H03L7/23
- 本发明涉及一种宽电压域、低抖动时钟分配器电路，属于时钟分配器电路领域。包括第一信号接收放大器单元、第二信号接收放大器单元、第一无输入输出置“0”单元、第二无输入输出置“0”单元，第一逻辑判定单元、第二逻辑判定单元、分频路径选择与电压域转换单元、第一锁相环单元、第二锁相环单元、电源电压转换电路、输出逻辑电压域转换单元以及LVDS输出列阵；本发明具有输入信号自动检测、宽频带、大电压域、低噪声的特点。
- 一种LFM频综模块-202123401588.6
- 纪恩洁 - 河北缥缈电子科技有限公司
- 2021-12-30 - 2022-05-27 - H03L7/23
- 本实用新型提出了一种LFM频综模块，包括第一锁相环、第一信号发生器、倍频及放大电路、第一混频器、第一二倍频器、第一放大器、第二二倍频器、第二混频器、第二锁相环和第二信号发生器；本实用新型通过独特的方案设计，频率高，带宽宽，步进小，具有优良的产品特性；通过模块化设计，优良的结构布局，实现了产品的可重构，可用于不同需求频综的使用，性能稳定，信号稳定可靠。
- 基于双环小数分频频率合成器的杂散优化方法-202111678659.9
- 毛鸿书;刘杰;袁涛;李关策;高红丽 - 陕西烽火电子股份有限公司
- 2021-12-31 - 2022-05-13 - H03L7/23
- 本发明为基于双环小数分频频率合成器的杂散优化方法,包括以下步骤：1.基于双环小数分频频率合成器，进行初始设置；2.计算第一锁相环的输出频率f
- 一种基于双PLL的系统超频引起的电压毛刺保护系统-201910163473.6
- 鲁汉洋;贺鹏 - 上海芷锐电子科技有限公司
- 2019-03-05 - 2022-04-05 - H03L7/23
- 本发明公开了一种基于双PLL的系统超频引起的电压毛刺保护系统，本发明允许系统在一定范围内超频，当系统超频而工作负载过重的时候，一旦检测到电压过低，则立刻调整输出频率，保证工作电压在允许范围之内；释放微控制器及相关固件的参与，避免因为芯片内微处理器响应时间较长而错过调整PLL倍频和分频系数的最佳时机；双PLL的备份保护方式，可以保证在系统频率降低以后可以将整个系统频率重新调整到跟预期负载以及电压相匹配的最佳频率。
- 从同一振荡器生成独立时钟信号的方法-202110731536.0
- 诃里诃罗·苏布拉马尼亚姆·兰加纳坦;龚雪梅;詹姆斯·D·巴尼特;内森·J·沙舒阿;斯里赛·拉奥·塞探拉朱 - 硅谷实验室公司
- 2021-06-29 - 2021-12-31 - H03L7/23
- 一种时钟产品包括：包括第一分频器的第一锁相环电路。第一锁相环电路被配置为生成跟踪第一参考时钟信号和第二参考时钟信号的第一时钟信号。第一锁相环电路是通过基于第一参考时钟信号的第一分频值和第一分频值调整来控制的。该时钟产品包括：包括第二分频器的电路。该电路被配置为基于第一时钟信号、第二分频值和第二分频值调整来生成第二时钟信号。第二时钟信号跟踪第二参考时钟信号。第二分频值调整基于第一分频值调整并且与第一分频值调整相反。
- 用于产生可控频率的产生器和方法-202080029192.2
- 迈克尔·范·埃尔扎克;罗伯·范·德瓦尔克;基斯·范·纽堡 - 赛米布洛克斯公司
- 2020-02-24 - 2021-11-23 - H03L7/23
- 产生具有一可控频率的一信号可能为功能非常多样化的不同电子电路中有用的一电子构建区块。本发明为一种用于产生具有一可控频率的一可控信号的频率产生器，其包含：一频率比值产生器，其经配置用于产生一频率比值，该频率比值产生器包含：一输入，其经组态用于接收该可控信号；一第一可控频率分频器(110)，其经配置用于产生一第一分频信号(115)，该第一分频信号具有一第一分频频率，该第一分频频率实质上为该可控频率除以一第一频率比值信号；一转换器，其经配置用于基于该第一分频信号产生具有该第一分频频率的一激励信号(129)，其中将该激励信号提供至共振器以激励该共振器；一共振器，其经配置用于产生具有一第一共振频率的一共振信号，其中该共振器由该激励信号激励；一第一频率相位侦测器(150)，其经配置用于基于该第一分频频率与该第一共振频率之间的一第一频率相位差来产生一第一相位差信号(155)；一第一内部回路滤波器(160)，其经配置用于产生该第一频率比值信号；及一输出，其经组态用于基于指示该可控频率与该第一共振频率之间的该频率比值的该第一频率比值信号来提供一频率比值信号；其中一第一频率比值产生器回路由该第一可控频率分频器、该第一分频信号、该第一频率相位侦测器、该第一相位差信号、该第一内部回路滤波器和该第一频率比值信号形成；其中一第二频率比值产生器回路由该第一可控频率分频器、该第一分频信号、该转换器、该激励信号、该共振器、该共振信号、该第一频率相位侦测器、该第一相位差信号、该第一内部回路滤波器和该第一频率比值信号形成；其中该第一内部回路滤波器对该第一相位差信号进行滤波，使得防止该些频率比值产生器回路的不稳定性；且其中该频率产生器进一步包含：一比较器，其经配置用于基于该频率比值与一目标比值的比较来产生一比较信号；以及一可控振荡器电路，其包含：连接器，其用于连接用于产生具有一振荡器频率的一振荡信号的一振荡器；及一PLL，其经配置用于基于该振荡频率产生具有该可控频率的该可控信号，其中基于该比较信号来对该振荡器频率进行调适。
- 时间-数字转换器以及转换方法-202011405155.5
- 吴靖大;李羲显 - 现代摩比斯株式会社
- 2020-12-04 - 2021-06-18 - H03L7/23
- 本发明涉及一种时间‑数字转换器及转换方法，根据本发明的一实施例的时间‑数字转换器,包括：锁相环部，利用锁相环对输入参考时钟进行倍增；计数部，对所述倍增后的参考时钟进行计数，并记录输入信号的边沿位置；延迟锁相环部，利用延迟锁相环将所述倍增的参考时钟分解为多相时钟，并在所述所分解的多相时钟中感测所述所记录输入信号的边沿位置部分来记录精细边沿位置；以及控制部，利用所述所记录的边沿位置及所述所记录的精细边沿位置来计算所述输入信号的开始信号和停止信号之间的飞行时间的时间差。
- 一种规避整数倍边界杂散的频率合成器-202021442725.3
- 李道虎;李新旺;梁延军;陈雷;王永胜;姚帅;王玲;郭烜 - 中兵通信科技股份有限公司
- 2020-07-21 - 2021-02-26 - H03L7/23
- 本实用新型公开了一种规避整数倍边界杂散的频率合成器，包括接口处理电路、处理器电路,所述接口处理电路输出端与处理器电路输入端连接，所述处理器电路输出端分别与参考锁相环电路、主锁相环电路输入端相连接，温补晶振电路输出端与参数锁相环电路输入端相连接，所述参考锁相环电路输出端与主锁相环电路输入端相连接，所述主锁相环电路输出端与放大滤波电路输入端相连接。本技术方案实现了配置参数的接收、整数倍杂散点计算和实施规避、配置锁相环芯片。内部具有小数分频功能，集成压控振荡器的锁相环芯片性能优异，满足了频率合成器的指标要求。
- 用于产生适用于毫米波安检的信号源的方法-202010650073.0
- 吴亮;孙晓玮;杨明辉;樊红宛 - 杭州芯影科技有限公司
- 2020-07-07 - 2020-11-24 - H03L7/23
- 本发明公开了一种用于产生适用于毫米波安检的信号源的方法，其中方法包括如下步骤：产生振荡频率，由所述振荡频率产生若干本振信号和一个中频信号，分时地将本振信号中的一个与所述中频信号混合形成混频信号，将所述混频信号输出至一个功率放大器。采用本发明，可以够捷变而又可靠的产生适用于毫米波安检的信号源。
- 一种规避整数倍边界杂散的频率合成器及方法-202010704052.2
- 李道虎;李新旺;梁延军;陈雷;王永胜;姚帅;王玲;郭烜 - 中兵通信科技股份有限公司
- 2020-07-21 - 2020-10-02 - H03L7/23
- 本发明公开了一种规避整数倍边界杂散的频率合成器及方法，规避整数倍边界杂散频率合成器包括接口处理电路、处理器电路等电路，所述接口处理电路输出端与处理器电路输入端连接，所述处理器电路输出端分别与参考锁相环电路、主锁相环电路输入端相连接，温补晶振电路输出端与参数锁相环电路输入端相连接，所述参考锁相环电路输出端与主锁相环电路输入端相连接，所述主锁相环电路输出端与放大滤波电路输入端相连接。本技术方案实现了配置参数的接收、整数倍杂散点计算和实施规避、配置锁相环芯片。内部具有小数分频功能，集成压控振荡器的锁相环芯片性能优异，满足了频率合成器的指标要求。
- 具有逐通道数据速率独立性的串行器/解串器（SERDES）通道-201880063508.2
- S·E·梅宁格 - 马维尔亚洲私人有限公司
- 2018-09-10 - 2020-05-15 - H03L7/23
- 一种电路和方法使得物理层设备(PHY)的多个串行器/解串器(SerDes)数据通道能够跨从一个通道到另一个通道独立的多种多样的数据速率进行操作。多个SerDes数据通道可以以彼此独立的数据速率操作。单个低频率时钟被输入到PHY。单个低频率时钟的频率经由PHY上的公共整数‑N锁相环(PLL)被增大，以产生较高频率的时钟。每个SerDes数据通道作为采用该较高频率的时钟的分数‑N PLL独立地操作。公共整数N‑PLL的使用使得能够通过以下来抑制分数‑N PLL的调制噪声，从而避免使用高风险的噪声消除技术：将调制噪声移至调制噪声的水平在其中被滤波的较高频率。
- 一种数模双环混合控制结构的锁相环-201611205468.X
- 程立;黄鲁 - 中国科学技术大学
- 2016-12-23 - 2020-05-15 - H03L7/23
- 本发明公开了一种数模双环混合控制结构的锁相环，包括：数字控制环路，模拟控制环路，环路切换控制电路，数模混合控制振荡器和分频器；其中：数字控制环路用于实现频率的初步锁定，模拟控制环路用于频率微调和相位锁定，环路切换控制电路用于根据模拟控制环路输出的模拟控制信号的大小来控制数字环路和模拟环路之间的相互切换；数模混合控制振荡器根据数字控制环路或者模拟控制环路输出的控制信号来输出相应的振荡频率，且由分频器分频后再输入至数字控制环路与模拟控制环路。该锁相环具有频率调节范围宽、锁频精度高、功耗低、面积小、设计简单等优点。
- 一种超宽带频率合成器-201921341121.7
- 周开斌;李钢 - 成都创新达微波电子有限公司
- 2019-08-19 - 2020-05-08 - H03L7/23
- 本实用新型提供了一种超宽带频率合成器，包括恒温晶体振荡器、与所述恒温晶体振荡器连接的分频器、分别与所述分频器连接的第一低频频综单元和第二低频频综单元、与所述第一低频频综单元和第二低频频综单元连接的可变分频器、与所述可变分频器连接的梳状谱发生器以及与所述梳状谱发生器连接的电调滤波器。本实用新型实现了超宽带微波/毫米波频综收发组件的小型化、跳变频率的多样化、提高了信号的相噪，以及改善信号杂散抑制。解决了现在频率合成器所合成的频率杂散不高，相噪差，稳定度差的问题。
- 一种用于分布式干扰的宽带混频合成装置-201920220626.1
- 魏振华 - 中国人民解放军火箭军工程大学
- 2019-02-21 - 2019-09-06 - H03L7/23
- 本实用新型提供了一种用于分布式干扰的宽带混频合成装置，包括直接数字频率合成器、锁相环频率合成器和混频滤波器。本实用新型将直接数字频率合成技术与间接频率合成技术混合并采用多个混频滤波器串联的方式，因而可以产生更小更精细的频率步进，满足了多频段分布式通信干扰机对高频率分辨率的要求；此外，通过间接频率合成技术对频率步进进行粗调，可以输出很高的频率并且有很宽的输出带宽，在多个混频滤波器的作用下，能够对带宽进行多个分段，进而满足了多频段分布式通信干扰机对宽频段宽带宽输出的要求。
- 一种低噪声高分辨率可调谐的多环频率合成装置及方法-201610715245.1
- 李伟;朱伟;凌伟;张士峰;杜念文;白轶荣 - 中国电子科技集团公司第四十一研究所
- 2016-08-17 - 2019-07-26 - H03L7/23
- 本发明提出了一种低噪声高分辨率可调谐的多环频率合成装置，包括：参考单元、小数环单元、基波环单元和分频倍频通道单元；参考单元输出基准参考信号，一路功分提供给小数环单元、另一路经过4分频后提供给基波环单元；小数环单元接收调谐数据，其输出信号与VCO输出信号进行取样混频，取样器输出的中频信号与基波环单元的参考信号进行鉴相，得到的误差电压通过基波环单元对VCO进行预置，直到取样器输出的中频信号与基波环单元的参考信号相等时，环路进入锁定状态；分频倍频通道单元用于对基波环单元输出的射频信号进行分频处理，实现信号频率范围的扩展。本发明实现了多环频率合成结构，可实现高分辨率、低噪声、可调谐的信号产生。
- 一种用于分布式干扰的宽带混频合成方法及装置-201910129810.X
- 魏振华 - 中国人民解放军火箭军工程大学
- 2019-02-21 - 2019-04-30 - H03L7/23
- 本发明提供了一种用于分布式干扰的宽带混频合成方法，它采用DDS内插PLL的混合式频率合成技术，从而满足多频段分布式通信干扰机对高频率分辨率的要求。本发明还提供了一种用于分布式干扰的宽带混频合成装置，包括直接数字频率合成器、锁相环频率合成器和混频滤波器。本发明将直接数字频率合成技术与间接频率合成技术混合并采用多个混频滤波器串联的方式，因而可以产生更小更精细的频率步进，满足了多频段分布式通信干扰机对高频率分辨率的要求；此外，通过间接频率合成技术对频率步进进行粗调，可以输出很高的频率并且有很宽的输出带宽，在多个混频滤波器的作用下，能够对带宽进行多个分段，进而满足了多频段分布式通信干扰机对宽频段宽带宽输出的要求。
- 航天测控Ka频段小步进低相噪频率综合器-201821580542.0
- 宋亮 - 中国电子科技集团公司第五十四研究所
- 2018-09-27 - 2019-01-04 - H03L7/23
- 本实用新型公开了一种航天测控Ka频段小步进低相噪频率综合器，它涉及航天测控领域射频信道中的频率综合器装置。它由参考分路单元、DDS参考单元、DDS单元、大步进环单元、混频环单元和监控单元等部分组成。它利用DDS与多环锁相结合的频率合成技术，通过DDS输出小步进信号，通过整数分频锁相环输出大步进信号，然后在通过混频环+倍频实现最终的输出频率。本实用新型具有频率步进小、相位噪声低和杂散信号小等特点，同时还具有性能稳定可靠、操作简便和体积重量小等特点，特别适用于信号质量要求较高的深空测控系统中作频率综合器装置。
- 一种多次内插混频环的频率合成电路-201821299605.5
- 梁境锋 - 成都能通科技有限公司
- 2018-08-13 - 2018-11-02 - H03L7/23
- 本实用新型公开了一种多次内插混频环的频率合成电路，包括主环路单元、第一级混频电路单元、时钟参考单元、第二级混频电路单元，所述主环路单元、第一级混频电路单元、第二级混频电路单元分别与时钟参考单元的输出端连接，所述第一级混频电路单元、第二级混频电路单元分别与主环路单元的输入端连接。本实用新型采用多次内插混频环技术，包括谐波混频、IQ混频、双平衡混频技术，实现了频率合成技术上的超宽带、超低相位噪声、细步进，同时在高低温环境条件下，工作可靠且稳定。
- 一种多次内插混频环的频率合成电路及其实现方法-201810917175.7
- 梁境锋 - 成都能通科技有限公司
- 2018-08-13 - 2018-10-26 - H03L7/23
- 本发明公开了一种多次内插混频环的频率合成电路及其实现方法，包括主环路单元、第一级混频电路单元、时钟参考单元、第二级混频电路单元，所述主环路单元、第一级混频电路单元、第二级混频电路单元分别与时钟参考单元的输出端连接，所述第一级混频电路单元、第二级混频电路单元分别与主环路单元的输入端连接。本发明采用多次内插混频环技术，包括谐波混频、IQ混频、双平衡混频技术，实现了频率合成技术上的超宽带、超低相位噪声、细步进，同时在高低温环境条件下，工作可靠且稳定。
- 一种低相噪频率综合器-201821123464.1
- 何礼;余伟 - 成都仁健微波技术有限公司
- 2018-07-16 - 2018-10-02 - H03L7/23
- 本实用新型公开了一种低相噪频率综合器，包括参考信号发生电路，所述参考信号发生电路产生的参考信号进入模块后功分两路，一路进入锁相环电路的鉴相器进行鉴相，另一路进行谐波发生电路进行倍频作为反馈混频的本振，使得反馈的N分频值为1，鉴相器输出环路电压、环路电压经过环路滤波器后输出稳定电压控制第一压控振荡器输出低相噪的频率，将该频率进行第二阶的混频锁相得到最终的低相噪的频率输出。本实用新型为将信号合成为9.4G～15.45G的宽带、低相位噪声的信号源，能满足一般的系统级要求，能为系统提供本振信号，也可作为自检信号源进行使用，广泛用于对相位噪声要求较高的产品上。
- 高频信号发生器-201720359361.4
- 凌凯礼 - 上海中加飞机机载设备维修股份有限公司
- 2017-04-07 - 2018-01-02 - H03L7/23
- 本实用新型公开一种高频信号发生器，其特征在于，它包括微处理器，所述微处理器连接至锁相环，锁相环连接至环路滤波器，环路滤波器连接至LC三点振荡电路，LC三点振荡电路连接至方波产生电路，方波产生电路连接至幅度调节电路，微处理器通过数模转换器连接至幅度调节电路，LC三点振荡电路通过幅度调节电路连接至输出驱动电路，微处理器和输出驱动电路均连接至模数转换器；本实用新型的积极进步效果在于控制电压改变频率，增强频率的稳定度，系统体积小、功耗小、性价比高；双环路锁相环，一个环路小分频比，带宽较大，另一环路参考频率较低，大分频比，优化了相位噪声，合理解决了环路带宽和频率精度的矛盾。
- 时钟产生电路-201520075793.3
- 况西根 - 苏州市灵矽微系统有限公司
- 2015-02-03 - 2015-06-03 - H03L7/23
- 本实用新型公开了一种时钟产生电路，其包括：用于对齐T/H采样时钟的第一延迟锁相环、用于产生多相位的时钟输出的第二延迟锁相环、以及利用第二延迟锁相环的时钟而产生次模数转换电路所需要时钟的相位产生电路。本电路适合产生灵活多变的不同lane，不同stage的各种相位时钟信号，因为使用了DLL，各相位直接的延迟或者间隔能很好的控制，不随工艺，电压，或者温度变化，尤其适合作为timing interleaved ADC的时钟产生电路。
- 专利分类
