[发明专利]输出反馈时钟占空比调节装置、方法及系统

说明书

本发明提供一种输出反馈时钟占空比调节装置、方法及系统，该装置包括：时钟接收器，用于接收并放大差分时钟信号，还用于调节差分时钟信号的占空比；时钟缓冲电路，用于增大时钟接收器放大差分时钟信号的驱动能力；模拟同步电路，用于根据差分时钟信号对数模转换器中的数据进行同步生成差分数据；模拟DAC核电路，用于将数字信号转换成相应的模拟信号；占空比检测电路，用于提取模拟信号的占空比信息，其中，模拟信号波形与时钟占空比正相关；占空比调节电路，用于根据提取的占空比信息生成关于时钟接收器内差分时钟信号的占空比调节控制信号。本发明减小了时钟在数模转换中受到的非理想因素对占空比的影响，提高了占空比调整的速度与精确度。

技术领域

本发明属于集成电路技术领域，特别是涉及一种输出反馈时钟占空比调节装置、方法及系统，应用于高速两路时间交织DAC的时钟处理。

背景技术

随着DAC转换速率的提升，高速DAC开始采用时间交织结构来提升速度，由于时钟本身具有高、低电平两种相位，因此两路时间交织结构最便于实现和使用。如图1所示，两路时间交织结构在时钟的高电平输出1组信号，在时钟的低电平输出另一组信号，实现两路信号的交替输出。

理想DAC输出信号具有零阶保持特性，要求输出信号的保持时间相等。采用两路时间交织结构DAC的第奇数个输出信号保持时间与时钟的高/低电平相关，第偶数个输出信号保持时间与时钟的低/高电平相关，因此当时钟占空比不满足要求时，DAC输出信号会有2个不同的交替变换的保持时间，从而在DAC的NYQUIST区产生一个与信号频率相关的杂波。DAC的第一奈奎斯特区为0～fDAC/2，当输出频率fout的正弦波时，会在fDAC/2-fout处产生一个杂波，从而降低DAC的宽带频谱特性。

然而，常规的时钟占空比反馈控制电路如图2所示。时钟接收后对占空比进行检测，根据检测结果对时钟的占空比进行调节，校正后的时钟经过缓冲送入高速同步单元中，虽然校正后的时钟性能很好，但是经过缓冲、数据同步、电流开关后的输出信号占空比将会发生变化，使时钟校正后难以得到预期的提升效果。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种输出反馈时钟占空比调节装置、方法及系统，用于解决校正后时钟在通道路径上的非理想因素、数据经时钟处理的非理想因素、数据经电流开关转换的非理想因素对DAC输出信号的影响。

为实现上述目的及其他相关目的，本发明提供一种输出反馈时钟占空比调节装置，适用于调节数模转换器中时钟信号的占空比，包括：

时钟接收器，用于接收外部输入的差分时钟信号，并将所述差分时钟信号放大为CMOS信号，还用于接收占空比调节控制信号调节所述差分时钟信号的占空比；

时钟缓冲电路，用于增大所述时钟接收器放大所述差分时钟信号的驱动能力；

模拟同步电路，用于根据所述差分时钟信号对数模转换器中的数据进行同步生成差分数据，以模拟所述数模转换器中数据通路上的同步电路的非理想现象；

模拟DAC核电路，用于将数字信号转换成相应的模拟信号，以模拟数模转换器中DAC核的非理想现象；

占空比检测电路，用于提取所述模拟DAC核输出的模拟信号的占空比信息，其中，所述模拟信号波形与时钟占空比正相关；

占空比调节电路，用于根据提取的所述占空比信息生成关于所述时钟接收器内差分时钟信号的占空比调节控制信号。

本发明的另一目的在于提供一种输出反馈时钟占空比调节方法，适用于调节数模转换器中时钟信号的占空比；包括：

利用时钟接收器接收输入的差分时钟信号，并将其放大为CMOS信号；

利用时钟缓冲电路增大所述时钟接收器放大所述差分时钟信号的驱动能力，以连接至少两个模拟同步电路；