[发明专利]输出反馈时钟占空比调节装置、方法及系统

权利要求书

1.一种输出反馈时钟占空比调节装置，适用于调节数模转换器中时钟信号的占空比，包括：

时钟接收器，用于接收外部输入的差分时钟信号，并将所述差分时钟信号放大为CMOS信号，还用于接收占空比调节控制信号调节所述差分时钟信号的占空比；

时钟缓冲电路，用于增大所述时钟接收器放大所述差分时钟信号的驱动能力；

模拟同步电路，用于根据所述差分时钟信号对数模转换器中的数据进行同步生成差分数据，以模拟所述数模转换器中数据通路上的同步电路的非理想现象；

模拟DAC核电路，用于将数字信号转换成相应的模拟信号，以模拟数模转换器中DAC核的非理想现象；

占空比检测电路，用于提取模拟DAC核输出的模拟信号的占空比信息，其中，所述模拟信号波形与时钟占空比正相关；

占空比调节电路，用于根据提取的所述占空比信息生成关于所述时钟接收器内差分时钟信号的占空比调节控制信号。

2.根据权利要求1所述的输出反馈时钟占空比调节装置，其特征在于，所述模拟同步电路至少包括第一模拟同步电路与第二模拟同步电路，其中，

所述第一模拟同步电路的一个输入端接低电平“0”，其另一个输入端接收时钟缓冲器的一输出端，所述第一模拟同步电路的两个输出端输出同步后的第一差分数据；

所述第二模拟同步电路一个输入端接高电平“1”，其另一个输入端接收时钟缓冲器的另一输出端，所述第二模拟同步电路的两个输出端输出同步后的第二差分数据。

3.根据权利要求1所述的输出反馈时钟占空比调节装置，其特征在于，所述模拟DAC核电路包括第一数模转换单元与第二数模转换单元，所述第一数模转换单元的输入端接高电平“1”，其第一输出端、第二输出端的一端各连接一控制开关，所述控制开关接收差分时钟信号CLKp控制；所述第二数模转换单元的输入端接低电平“0”，其第一输出端、第二输出端的一端各连接一控制开关，所述控制开关接收差分时钟信号CLKn控制，所述第一数模转换单元与第二数模转换单元的第一输出端相对应的控制开关的另一端互连且输出第一脉冲信号OUTp，所述第一数模转换单元与第二数模转换单元的第二输出端相对应的控制开关的另一端互连且输出第二脉冲信号OUTn，其中，所述第一脉冲信号OUTp与第二脉冲信号OUTn为互补信号。

4.根据权利要求3所述的输出反馈时钟占空比调节装置，其特征在于，所述模拟DAC核电路还包括：所述第一数模转换单元与第二数模转换单元的第一输出端相对应的控制开关的另一端连接第一保护电阻的一端，所述第一保护电阻的另一端连接电源电压；所述第一数模转换单元与第二数模转换单元的第二输出端相对应的控制开关的另一端连接第二保护电阻的一端，所述第二保护电阻的另一端连接电源电压。

5.根据权利要求1所述的输出反馈时钟占空比调节装置，其特征在于，所述占空比检测电路包括低通滤波单元与比较单元，所述低通滤波单元的输入端连接模拟DAC核电路的两个输出信号，将脉冲宽度转换为电平信号；所述比较单元连接低通滤波单元的输出端，将所述电平信号转换为时钟占空比信息。

6.一种输出反馈时钟占空比调节方法，适用于调节数模转换器中时钟信号的占空比，包括：

利用时钟接收器接收输入的差分时钟信号，并将其放大为CMOS信号；

利用时钟缓冲电路增大所述时钟接收器放大所述差分时钟信号的驱动能力，以连接至少两个模拟同步电路；

利用模拟同步电路按照所述差分时钟信号对所述数模转换器中的数据进行同步生成差分数据，以模拟所述数模转换器中数据通路上的同步电路的非理想现象；

利用模拟DAC核电路将所述差分数据内数字信号转换成相应的模拟信号，以模拟所述数模转换器中DAC核的非理想现象；

利用占空比检测电路提取模拟DAC核输出的模拟信号的占空比信息；

利用占空比调节电路根据所述占空比信息生成关于所述时钟接收器内差分时钟信号的占空比调节控制信号；

根据所述占空比调节控制信号调节所述时钟接收器内的差分时钟信号。