[发明专利]包含控制逻辑结构的半导体装置、电子系统和相关方法

说明书

一种半导体装置包含包括叠层的堆叠结构。所述堆叠结构的每个叠层包括：存储器元件层级，所述存储器元件层级包括存储器元件；以及控制逻辑层级，所述控制逻辑层级与所述存储器元件层级电通信，所述控制逻辑层级包括：第一子叠层结构，所述第一子叠层结构包括第一数量的晶体管，所述第一数量的晶体管包括P型沟道区域或N型沟道区域；以及位于所述第一子叠层结构之上的第二子叠层结构，所述第二子叠层结构包括第二数量的晶体管，所述第二数量的晶体管包括P型沟道区域或N型沟道区域中的另一个。公开了相关的半导体装置和形成所述半导体装置的方法。

优先权要求

本申请要求于2017年12月29日提交的针对“包含控制逻辑结构的半导体装置、电子系统和相关方法(SEMICONDUCTOR DEVICES INCLUDING CONTROL LOGIC STRUCTURES,ELECTRONIC SYSTEMS,AND RELATED METHODS)”的美国专利申请序列号15/858,229的提交日期的权益。

技术领域

本公开的实施例涉及半导体装置设计和制造领域。更具体地，本公开的实施例涉及包含晶体管堆叠叠层的控制逻辑装置、控制逻辑组合件、包含控制逻辑装置的半导体装置以及形成控制逻辑装置和半导体装置的方法。

背景技术

半导体装置设计者通常期望通过减小单独特征的尺寸以及减小相邻特征之间的间隔距离来提高半导体装置内特征的集成度或密度水平。另外，半导体装置设计者通常期望设计的架构不仅紧凑，而且提供性能优势以及简化设计。

半导体装置的一个实例是存储器装置。存储器装置通常作为内部集成电路设置于计算机或其它电子装置中。存在许多类型的存储器，包含但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、闪速存储器和电阻可变存储器。电阻可变存储器的非限制性实例包含电阻式随机存取存储器(ReRAM)、导电桥式随机存取存储器(导电桥式RAM)、磁性随机存取存储器(MRAM)、相变材料(PCM)存储器、相变随机存取存储器(PCRAM)、自旋扭矩转移随机存取存储器(STTRAM)、基于氧空位的存储器和可编程导体存储器。

存储器装置的典型存储器单元包含一个存取装置(如晶体管)和一个存储器存储结构(如电容器)。半导体装置的现代应用可以采用大量的存储器单元，所述存储器单元布置成展现存储器单元的行和列的存储器阵列。可以通过沿存储器阵列中的存储器单元的行和列布置的数字线(例如，位线)和字线(例如，存取线)来对存储器单元进行电存取。存储器阵列可以是二维的(2D)以便展现存储器单元的单个叠层(例如，单层、单层级)，或者可以是三维的(3D)以便展现存储器单元的多个叠层(例如，多层级、多层)。

已经使用在存储装置的存储器阵列下方的基底控制逻辑结构内的控制逻辑装置来控制对存储装置的存储器单元的操作(例如，存取操作、读取操作、写入操作)。控制逻辑装置的组合件可以通过布线和互连结构以与存储器阵列中的存储器单元电通信的方式提供。然而，随着存储器单元的数量和3D存储器阵列的对应叠层数的增加，将3D存储器阵列的不同叠层的存储器单元电连接到定位于存储器阵列下方的基底控制逻辑结构内的控制逻辑装置的组合件可能会造成与促进电连接所需的布线和互连结构的数量和尺寸增加相关联的大小确定和间隔复杂化。另外，在基底控制逻辑结构中采用的不同控制逻辑装置的数量、尺寸和布置也可能会不利地阻碍存储器装置的大小的减小、存储器装置的存储密度的增大和/或制造成本的降低。

因此，将会期望具有促进更高的封装密度的改进的半导体装置、控制逻辑组合件和控制逻辑装置以及形成半导体装置、控制逻辑组合件和控制逻辑装置的方法。

发明内容