[发明专利]包含控制逻辑结构的半导体装置、电子系统和相关方法

权利要求书

1.一种半导体装置，其包括：

堆叠结构，所述堆叠结构包括叠层，所述堆叠结构的每个叠层包括：

存储器元件层级，所述存储器元件层级包括存储器元件；以及

控制逻辑层级，所述控制逻辑层级与所述存储器元件层级电通信，所述控制逻辑层级包括：第一子叠层结构，所述第一子叠层结构包括第一数量的晶体管，所述第一数量的晶体管包括P型沟道区域或N型沟道区域；以及位于所述第一子叠层结构之上的第二子叠层结构，所述第二子叠层结构包括第二数量的晶体管，所述第二数量的晶体管包括的所述P型沟道区域和所述N型沟道区域中的另一个。

2.根据权利要求1所述的半导体装置，其进一步包括基底控制逻辑结构，所述基底控制逻辑结构与所述堆叠结构电通信并且包括控制逻辑装置，其中所述堆叠结构中的至少一个叠层的所述控制逻辑层级与所述基底控制逻辑结构电通信。

3.根据权利要求2所述的半导体装置，其中所述基底控制逻辑结构的所述控制逻辑装置展现出不同的配置并且具有不同于所述堆叠结构的所述叠层中的每一个的所述控制逻辑层级的控制逻辑装置的操作功能。

4.根据权利要求2所述的半导体装置，其中：

所述堆叠结构的至少一个叠层包括控制逻辑装置，所述控制逻辑装置包括局部叠层解码器、列解码器、行解码器、读出放大器、字线驱动器、修复装置、存储器测试装置、多路复用器、错误检查和校正装置以及自刷新装置中的一或多个；并且

所述基底控制逻辑结构的所述控制逻辑装置包括电荷泵、延迟锁定环路装置和漏极电源电压调节器中的一或多个。

5.根据权利要求1所述的半导体装置，其中所述堆叠结构的至少一个叠层的所述控制逻辑层级高于所述堆叠结构的所述至少一个叠层的所述存储器元件层级。

6.根据权利要求1所述的半导体装置，其中所述堆叠结构的至少一个叠层的所述控制逻辑层级低于所述堆叠结构的所述至少一个叠层的所述存储器元件层级。

7.根据权利要求1所述的半导体装置，其中所述堆叠结构的至少一个叠层的所述第一数量的晶体管包括环栅晶体管。

8.根据权利要求1所述的半导体装置，其中所述堆叠结构的至少一个叠层的所述第一数量的晶体管包括单栅晶体管。

9.根据权利要求1所述的半导体装置，其中所述堆叠结构的至少一个叠层的所述第一数量的晶体管包括栅极两侧晶体管。

10.根据权利要求1所述的半导体装置，其中所述堆叠结构的至少一个叠层的所述第一数量的晶体管包括沟道区域，所述沟道区域被配置成使得电流在侧向方向和竖直方向中的至少一个方向上流动。

11.根据权利要求1所述的半导体装置，其中所述堆叠结构的至少一个叠层的所述第一数量的晶体管包括与所述至少一个叠层中的其它结构电隔离的至少一些晶体管。

12.根据权利要求1所述的半导体装置，其中所述堆叠结构中的每个叠层的所述控制逻辑层级基本上相同。

13.根据权利要求1所述的半导体装置，其中所述第一数量的晶体管和所述第二数量的晶体管包括竖直晶体管或平面晶体管。

14.根据权利要求1所述的半导体装置，其中所述堆叠结构中的每个叠层进一步包括存取装置层级，所述存取装置层级包括电连接到所述存储器元件层级的所述存储器元件的存取装置。

15.根据权利要求1所述的半导体装置，其中所述第一数量的晶体管中的至少一个晶体管的栅电极通过在所述第一子叠层结构与所述第二子叠层结构之间延伸的栅极触点与所述第二数量的晶体管中的相应晶体管的栅电极电通信。