[发明专利]集成晶体管器件的硅化物结构及其提供方法

说明书

技术和机制用于提供包括栅极功函数硅化物的共形层的晶体管的功能。在实施例中，晶体管包括沟道区和延伸并邻接沟道区的栅极电介质。所述栅极电介质还邻接晶体管的层结构，所述层结构包括硅化物。所述硅化物包括硅和组分D，所述组分D包括来自IIIa族、IVa族或Va族中的一个的非金属元素。在另一个实施例中，硅化物还包括组分M，所述组分M包括来自IVb族、Vb族、VIb族、VIIB族或VIIIb族中的一个的过渡金属元素和/或包括来自IIIa族、IVa族或Va族中的一个的金属元素。

背景技术

本发明的实施例一般涉及半导体技术，并且更具体地但不排他地，涉及晶体管的硅化物结构。

在半导体处理中，晶体管通常形成在半导体晶圆上。在CMOS(互补金属氧化物半导体)技术中，晶体管通常属于两个类型中的一个：NMOS(负沟道金属氧化物半导体)或PMOS(正沟道金属氧化物半导体)晶体管。晶体管和其他器件可以互连，以形成执行若干有用功能的集成电路(IC)。

这种IC的操作至少部分地取决于晶体管的性能，继而晶体管的性能易受工艺变化的影响。预期这种工艺变化——其可能影响对关于阈值电压、电阻率和/或其他性能特性的严格要求的符合性——会越来越多地约束下一代半导体制造技术的进一步缩放。

FinFET是围绕半导体材料的薄带状物(通常称为鳍状物)构建的晶体管。所述晶体管包括标准场效应晶体管(FET)节点，所述节点包括栅极、栅极电介质、源极区和漏极区。这种器件的导电沟道位于栅极电介质之下的鳍状物的外部侧面上。具体地，电流沿着鳍状物的两个侧壁(垂直于衬底表面的侧面)或在鳍状物的两个侧壁内以及沿着鳍状物的顶部(平行于衬底表面的侧面)流动。因为这种构造的导电沟道基本上沿着鳍状物的三个不同的外部平面区存在，所以这种FinFET设计有时被称为三栅极FinFET。其他类型的FinFET构造(诸如所谓的双栅极FinFET)也是可用的，其中，导电沟道主要仅沿着鳍状物的两个侧壁(而不沿着鳍状物的顶部)存在。存在与制造此类基于鳍状物的晶体管关联的许多重要的问题。

附图说明

在附图的图中以示例而非限制的方式示出了本发明的各种实施例，并且在附图中：

图1示出了根据实施例的包括硅化物栅极结构的晶体管结构的元件的各种视图。

图2是示出根据实施例的用于提供晶体管结构的功能的方法的要素的流程图。

图3A至图3D示出了根据实施例的在用于为晶体管结构提供功函数特性的处理的相应阶段的结构的各种视图。

图4示出了根据实施例的经由晶体管结构耦合的电路的元件的各种透视图。

图5是根据实施例的包括硅化物结构的集成电路器件的截面图。

图6是示出根据一个实施例的计算设备的功能框图。

图7是示出根据一个实施例的示例性计算机系统的功能框图。

具体实施方式

本文所讨论的实施例以各种方式提供了技术和机制，其中，晶体管结构(为了简洁，本文也简称为“晶体管”)将包括有助于一个或多个功函数特性的硅化物结构。例如，晶体管可以包括：沟道区，所述沟道区设置在掺杂的源极区与掺杂的漏极区之间；以及栅极电介质结构，所述栅极电介质结构沿着沟道区的侧面的至少一部分延伸，并且邻接沟道区的侧面的至少一部分。栅极电介质结构可以包括层，所述层包括电介质材料，以将沟道区与晶体管的一个或多个栅极结构绝缘。在这样的实施例中，一个或多个栅极结构可以包括第二层，所述第二层包括硅化物。该第二层的至少一部分可以邻接栅极电介质结构的至少一部分，并且基本上与栅极电介质结构的至少一部分共形，例如，其中，第二层和沟道区在栅极电介质结构的相对侧面上。