[发明专利]一种处理系统和在3D堆栈存储器中混写的方法

说明书

一种处理系统[100]包括计算管芯[102]和与所述计算管芯堆叠在一起的堆栈存储器[104]。所述堆栈存储器包括第一存储器管芯[104B]和堆叠在所述第一存储器管芯顶部上的第二存储器管芯[104A]。使用单个存储器地址的并行访问指向所述第一存储器管芯和所述第二存储器管芯的不同存储体[206、208]。所述并行访问的所述单个存储器地址被混写以访问在不同的物理位置处的所述第一存储器管芯和所述第二存储器管芯。

技术领域

本发明涉及计算机领域，具体涉及一种计算机处理系统和在3D堆栈存储器中混写的方法。

背景技术

三维(3D)电路集成通常包括水平和/或竖直堆叠的装置，以提供堆栈管芯之间的改善通信并减少堆栈装置所占据的面积。例如，可以在存储器装置中利用耦接的各层存储器元件(称为3D堆栈存储器，或堆栈存储器)。通过用3D集成使处理器与存储器之间的互连件的数目不再受管芯外引脚计数的限制，多个线程可并行访问堆栈存储器，以为各种计算操作提供更高的带宽。

发明内容

本发明公开了一种处理系统，所述处理系统包括计算管芯以及堆栈存储器，所述堆栈存储器与所述计算管芯堆叠在一起，其中所述堆栈存储器包括第一存储器管芯和堆叠在所述第一存储器管芯顶部上的第二存储器管芯，并且进一步其中使用单个存储器地址的并行访问被混写以并行访问所述第一存储器管芯的第一部分和所述第二存储器管芯的第二部分，所述第二部分从同一存储器管芯上的所述第一部分偏移。

本发明还公开了一种集成电路(IC)封装，包括管芯堆栈的存储器装置，所述管芯堆栈的存储器装置包括多个堆栈存储器管芯，其中使用单个存储器地址的并行访问被混写以访问在不同物理位置处的所述多个堆栈存储器管芯，所述不同的物理位置在同一存储芯片上相对彼此偏移。

本发明还公开了一种在堆栈存储器处进行地址混写的方法，所述方法包括响应于接收到使用单个存储器地址的并行访问请求，混写所述单个存储器地址以并行访问管芯堆栈的存储器的第一存储器管芯的第一部分和第二存储器管芯的第二部分，所述第二部分从同一存储器管芯上的所述第一部分偏移。

附图说明

通过参考附图，可更好地理解本公开，并且本公开的许多特征和优点对本领域的技术人员来说变得显而易见。在不同附图中使用相同的参考符号来表示类似或等同的项。

图1是根据一些实施方案采用在堆栈存储器中的指数混写的处理系统的框图。

图2是根据一些实施方案的具有不平衡热生成的示例性堆栈存储器配置的框图。

图3是根据一些实施方案的使用地址混写来实现热平衡的示例性堆栈存储器配置的框图。

图4是示出根据一些实施方案的使用地址混写来实现热平衡的另一示例行堆栈存储器配置的框图。

图5是根据一些实施方案在堆栈存储器处进行地址混写的方法的流程图。

具体实施方式

存储器带宽和延迟有时是处理系统的性能瓶颈。这些性能因素可以通过使用堆栈存储器来改善，所述堆栈存储器经由使用例如硅通孔(TSV)将多层堆栈存储器互连来提供增加的带宽和减少的装置内。然而，与堆栈存储器相关联的热问题通常是3D存储器堆栈的最大可接受高度的限制因素，从而限制了处理单元可用的存储器容量，并且不利地影响了所提供的存储器管芯的正确操作。例如，在集成电路中的处理器核心在正常操作期间消耗功率并生成热量，所述热量不利地影响相邻的存储器装置的性能。较高的温度通过导致更频繁的刷新周期，从而增加功率消耗而有助于存储器性能的劣化。堆栈存储器的堆叠布置进一步加剧了散热问题，因为多个生成热量的管芯彼此紧邻并且必须共享散热器。存储器，并且特别是3D堆栈存储器在受益于用于可靠且可预测的操作的温度调节的温度范围内操作。缩小管芯大小和堆叠存储器管芯以允许增大的电路部件/存储器密度进一步增加了维持用于处理器的安全且高效操作的温度的挑战。因此，改善的从3D堆栈存储器的散热通过降低存储器的温度来提高存储器的可靠性。